寄生电容是指电感，电阻，芯片引脚等在高频情况下表现出来的电容特性。实际上，一个电阻等效于一个电容，一个电感，一个电阻的串联，低频情况下表现不明显，而高频情况下，等效值会增大。在计算中我们要考虑进去。　　ESL就是等效电感，ESR就是等效电阻。不管是电阻，电容，电感，还是二极管，三极管，MOS管，还有IC，在高频情况下要考虑到等效电容值，电感值。　　我们可看做是我们的各个管脚之间都是串接了一个电容在其旁边，如图所示，由于MOS管背部存在寄生电容，这会影响到我们的MOS管的开关断的时间。　　故此，如果MOS的开关速度很快的情况下，建议选型优先考虑到本身MOS管器件的内部的寄生电容的影响。　　如图所

LLC的优势之一就是能够在比较宽的负载范围内实现原边MOSFET的零电压开通（ZVS），MOSFET的开通损耗理论上就降为零了。要保证LLC原边MOSFET的ZVS，需要满足以下三个基本条件： 　　1）上下开关管50%占空比，1800对称的驱动电压波形； 　　2）感性谐振腔并有足够的感性电流； 　　3）要有足够的死区时间维持ZVS。 　　图a)是典型的LLC串联谐振电路。图b)是感性负载下MOSFET的工作波形。由于感性负载下，电流相位上会超前电压，因此保证了MOSFET运行的ZVS。要保证MOSFET运行在感性区，谐振电感上的谐振电流必须足够大，以确保MOSFET源漏间等效的寄生电容

本文提出了一种新的直接提取方法，用于确定HEMT的寄生电容。 该方法基于物理意义上的耗尽层模型和夹断式冷FET的两端口网络的理论分析。 这种方法的主要优点是可以在不同的夹断条件下提取寄生电容C-pg，C-pd和C-pdg。 对于2 x 20 m浇口宽度HEMT（浇口指的数量x单位浇口宽度），在建模结果和测量结果之间取得了良好的一致性。

在数字通信系统中，随着PCB布线密 度，布线层数和传输信号速率的不断增加，信号完整性的问题变得越来越突出，已经成为高速PCB设计者巨大的挑战。而在高速PCB设计中，过孔已经越来越普 遍使用，其本身的寄生参数极易造成信号完整性问题，如何减少过孔本身所产生的信号完整性问题，已经成为高速PCB设计者研究的重点和难点

平面磁件的设计和分析可以通过部件和系统仿真来解决 ➢ 简单的建模方法有助于在系统中反应真实的组件 ➢ 利用ANSYS多物理仿真技术可以有效地解决热管理问题 ➢ 基于温度的仿真可以准确地预测系统在真实环境下的性能

行业-电子政务-排除寄生电容影响的电容感测电路.zip

压控振荡器(以下简称VCO)已经成为当今无线收发器系统中不可缺少的模块, 它是锁相环中最重要的block, 他的噪声性能直接决定了PLL输出相位噪声的噪声性能. 有关PLL整体的分析和设计, 我们将在后期重点讨论. 这里先重点讨论一下VCO的理论, 设计以及对于广大初学者最为关心的设计注意点.