头歌教学实践平台计算机组成原理单总线CPU设计(定长指令周期3级时序)(HUST)，第1关—第6关。源代码txt格式。
第1关 MIPS指令译码器设计.txt
第2关 定长指令周期---时序发生器FSM设计.txt
第3关 定长指令周期---时序发生器输出函数设计.txt
第4关 硬布线控制器组合逻辑单元.txt
第5关 定长指令周期---硬布线控制器设计.txt
第6关 定长指令周期---单总线CPU设计.txt
2025-05-05 20:25:40
219KB
1
追剪，定长切割，跟随切割，PLC用的是西门子smart200，屏用的是smart700，是实际项目运行非常稳定，带堆放功能，报警功能，可提供CAD电气图，程序源代码，屏程序源代码
2024-04-13 15:02:37
691KB
1
由于底层的 TCP 无法理解上层的业务数据， 所以在底层是无法保证数据包不被拆分和重
组的， 这个问题只能通过上层的应用协议栈设计来解决， 根据业界的主流协议的解决方案，
可以归纳如下。
（1） 在包尾增加分割符， 比如回车换行符进行分割， 例如 FTP 协议；
（2） 消息定长， 例如每个报文的大小为固定长度 200 字节， 如果不够， 空位补空格；
2023-03-26 15:39:43
9KB
1
懂得都懂
第1关MIPS指令译码器设计
第2关定长指令周期---时序发生器FSM设计
第3关定长指令周期---时序发生器输出函数设计
第4关硬布线控制器组合逻辑单元
第5关定长指令周期---硬布线控制器设计
第6关定长指令周期---单总线CPU设计
logisim实验电路图，可查看电路，可提交代码
欢迎各位小伙伴前来下载。
2022-12-14 09:15:33
537KB
1
仅是通过头歌测试的完成文件（MipsOnBusCpu-3.circ）6关全部满分通过测试，无其他内容~
MIPS指令译码器设计|定长指令周期---时序发生器FSM设计|定长指令周期---时序发生器输出函数设计|硬布线控制器组合逻辑单元|定长指令周期---硬布线控制器设计|定长指令周期---单总线CPU设计
学习交流q2267261634
2022-06-27 14:04:51
34KB
1