ModelSim SE 2020是一款专业强大的硬件描述语言(HDL)仿真软件,专注于为FPGA和ASIC设计提供RTL级和门级电路仿真。它将单内核模拟器技术和VHDL及Verilog的统一调试环境相结合,利用混合型仿真引擎和Tcl/Tk技术,提供专业级的编译、仿真、调试能力。该软件特别强调智能设计调试环境,通过简单直观的方式加速开发和测试流程,显著减少设计人员的工作量,同时提升设计质量和调试效率。
ModelSim SE 2020的优势在于其全面优化和升级的功能,包括更加智能的图形用户界面(GUI),能够有效利用桌面空间并提供直观的交互式图形元素排列方式,使得用户可以轻松操作。此外,该版本还提供了内存窗口,允许用户以直观、灵活的方式查看和调试设计内存,支持从文件加载或通过预设值来初始化内存,进一步节省了时间。波形和结果查看方面,ModelSim SE 2020提供了高性能的全功能波形窗口,用户可以进行波形比较,并利用强大的时间过滤功能处理仿真结果之间的时序差异。
软件还集成了源窗口模板和向导,利用这些工具,用户可以快速开发HDL代码而无需记住复杂的语法,这对于新手和高级HDL开发人员都是极大的时间节省。项目管理器功能大幅简化了文件和库的组织工作,并且能够保存每个项目的设置,便于从上次中断处重新启动模拟器。
在代码覆盖率方面,ModelSim SE 2020支持语句、表达式、条件、切换以及有限状态机(FSM)覆盖范围,同时提供代码覆盖率浏览器,使得用户能够灵活管理指标。基于断言的验证(ABV)解决方案也是该软件的一个特色,支持SystemVerilog断言(SVA)、属性规范语言(PSL)或两者的组合。
在成本效益方面,ModelSim SE 2020提供了功能强大的仿真解决方案,非常适合验证中小型FPGA设计,尤其是那些具有复杂任务关键功能的设计。该软件还支持与HDL Designer和HDL Author的结合使用,为用户提供了更多元化的仿真和设计环境。
1