奇偶校验电路实验报告 报告内容由本人完成,供参考
2021-12-23 12:24:40 451KB 奇偶校验电路
1
用同步时序电路对串行二进制输入进行奇偶校验,每检测5位输入,输出一个结果。当5位输入中1的数目为奇数时,在最后一位的时刻输出1
2021-04-28 20:08:05 131KB quartusII
1
用VHDL语言做的EDA仿真 奇偶校验电路
2019-12-21 21:36:18 53KB VHDL EDA
1