本文介绍了用于GSM接收机的低中频多相滤波器的设计，采用有源RC电路架构且单片全集成。设计采用TSMC 0.18um CMOS工艺，通过spectre仿真，滤波器的中心频率为110kHz，带宽200kHz，增益30dB，镜像抑制比38dB。

多速率信号处理通过内插和抽取方法来变化系统中不同节点处的信号速率。分析了在抽取和内插中采用的抗混叠滤波器如CIC，HB，多相滤波器组等，提出一种128倍多级抽取器设计方案，通过在MATLAB中建模，并编写verilog HDL代码，在ModelSim中进行仿真，仿真结果验证了这一结构的合理性。

基于FPGA的数字信道化设计，采用多相滤波器结构，输出为8个通道，此资源为matlab源码测试通过。

本文档较为详细的介绍了多相滤波器的概念以及一种新的简化方法

研究论文-一种基于多相滤波器组的信道化接收机设计方法

https://myfpga.blog.csdn.net/article/details/122265963 中的COE文件

这组文件可用于构建具有近乎完美重构的多相滤波器组。 滤波器组使用两个均匀调制的 DFT 滤波器组实现，这些滤波器组频移 1/2 通道宽度。 有效地，使用了两次过采样。 通道数必须是 2 的倍数。 可以自由选择每个通道的抽头数。 提供了用于设计原型过滤器的脚本，该脚本基于“root-raised-error-function”。 原型具有完全线性的相位。 每通道 128 个抽头，可实现 -300 dB 的平均重建误差。 相邻通道的通道分离度优于150 dB，相距较远的通道的通道分离度优于300 dB。 处理速度约为 200 kSamples/秒，对于 32 个抽头/通道，与通道数量无关。 有了足够的内存，大量的通道（例如 64K）是可行的。

基于于多相滤波器和FFT实现的信道化发射机、信道接收机，FBMC理论方面的经典论文

首先进行中频欠采样，即带通采样，然后DDC变成基带信号，DDC的过程采用多相滤波器，基带信号处理采用脉冲压缩，适用于雷达信号处理

数字信道化接收，多相滤波器，多速率信号采样，如果你在研究，你们就下来参考吧，绝对可用的matlab代码！