基于 Verilog HDL 编写的 UART 串口综合例程,包含仿真测试程序,开发环境为 Vivado。涉及串口发送模块、串口接收模块,以及多字节协议帧收发。相关说明请参阅本人的【Verilog串口系列】博客。博客地址: https://blog.csdn.net/poetryTang
2021-03-10 12:55:21 19.83MB FPGA Verilog UART 多字节协议帧
1