基于Verilog_HDL的高效状态机设计，描述了有限状态机设计的几种设计方法，分析了影响状态机设计时延、速度和电路综合面积问题，提出了一种高效状态机设计方法
2024-03-21 19:59:47
213KB
1
（1）设计一个自动售货机，能够提供4种不同价格的货物；
（2）要求投币金额的面额数至少为2种以上（5元，10元等）；
（3）在交易过程中，如果投币金额高于所购买商品的价格，则交易成功，售货机出货，并可以选择找零或者继续购买；若投币金额低于购买商品的价格，则提示购买金额不足；
（4）整个交易流程使用LED灯对各阶段进行描述（出货指示灯、交易成功指示灯等）。（20分）
2024-03-14 15:57:06
824KB
1
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
2024-01-16 02:19:44
996KB
1
Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。次例程是基于verilog HDL 的8051 IP核开发，很好的学习资料。
2023-04-06 15:59:19
298KB
1