用VHDL语言编写的四位并行乘法器,四位并行加法器
2021-07-02 09:36:54 489B 四位并行乘法器
1
FPGA 四位并行乘法器,QuartusII软件运行成功。
2021-05-30 15:10:46 564KB FPGA
1
4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端; 3. 输出为8位; 4. 单个门延迟设为5 ns。
2019-12-21 20:13:21 67KB Verilog 并行乘法器
1