数字电路与逻辑设计课件：第5章-part2同步时序电路的基本设计方法.ppt
2022-06-17 09:00:59
876KB
数字电路与逻辑设计课件：第5章-part1状态表与同步时序电路的基本设计方法.ppt
2022-06-17 09:00:59
1.16MB
利用隐含表作关联比较
AB→CF →EG →AB
BD→CF →EG →AB√
CF →EG →AB√
EG →AB√
AD →AB√
等效对:
(A,B),(B,D),(A,D),(C,F),(E,G)
最大等效类：
{A,B,D},{C,F},{E,G}，
A B C D E F
B
C
D
E
F
G
利用隐含表寻找等效对
CF
BF
CG
AB
X
BC
CE
X
AF
CG
X
EG
X
X
AB
X
AF
FG
CF
AC
EF
X
X
X
AC
CE
X
2022-01-07 21:40:34
1.79MB
1
根据时序电路中诸触发器状态转换的同时性可分为同步和异步两类。在同步时序电略中全部触发器均用一个外部时钟CP触发,因此它们的状态转换由该时钟进行“同步”。我们根据课题要求，设计出了由一片74LS175_D触发器、一片74LS00双输入与非门、两片74LS10三输入与非门、一片74LS04单输入非门，外加清零信号CLK、外部时钟信号CP构成的“一对一”时序电路。在一个外部时钟CP触发下，各状态输入状态改变，实现要求的功能。
2021-12-26 13:47:48
193KB
1
根据时序电路中诸触发器状态转换的同时性可分为同步和异步两类。在同步时序电略中全部触发器均用一个外部时钟CP触发,因此它们的状态转换由该时钟进行“同步”。我们根据课题要求，设计出了由一片74LS175_D触发器、一片74LS00双输入与非门、两片74LS10三输入与非门、一片74LS04单输入非门，外加清零信号CLK、外部时钟信号CP构成的“一对一”时序电路。在一个外部时钟CP触发下，各状态输入状态改变，实现要求的功能。
2021-12-26 13:43:14
211KB
1
Altera官方时序约束指南文档，也可在官方网站下载，文档编号AN433，里面讲了能够碰到的大部分源同步时序约束方法，很值得一看
2021-11-13 12:01:10
1.73MB
1