IDDQ测试(1) 为了检测CMOS电路中的某一个故障, 首先必须生成能激活该故障的IDDQ测试向量,该IDDQ 测试向量必须在该故障条件下能够制造一条或多条由VDD到VSS的低电阻通路,相当于电压测试中的故障激活和传播 但是同电压测试不一样,IDDQ 测试不需要把故障效应传播到原始输出端,因为IDDQ 测试并不在原始输出端,这是IDDQ实际应用时的方便之处 缺点 需要精确地测量电流 由于IDDQ的稳定需要一定时间,所以测试速度慢
2022-08-29 08:48:30 1.84MB DFT & ATPG Scan
1
MBIST:测试算法 在MBIST中,重要的测试算法是March算法,包括MATS+、MarchC-、MarchA、MarchB等 例子:MarchC-算法的基本步骤 ↕ (W0);↑(R0, W1);↑(R1,W0);↓(R0, W1);↓(R1,W0);↕ (R0) 其中,↕表示操作地址上行或下行,↓表示地址下行,↑表示地址上行,W0和W1分别表示写入“0”和“1”,R0和R1分别表示读出的期望值是“0”和“1”。对每个存储单元进行完括号中包含的所有操作后才处理下一个单元。
2022-04-09 16:59:22 1.84MB DFT & ATPG Scan
1
数字系统测试和可测试性设计英文原版
2022-04-08 19:11:20 18.03MB DFT
1
测试性要求 定量要求:包括故障检测率、故障隔离率、故障检测时间、故障隔离时间和虚警率等。 定性要求:包括测试可控性、测试观测性和被测单元(UUT)与测试设备的兼容性等。
2022-01-29 16:42:31 2.17MB 军工 六性 策划 设计
1
内建自测试技术(BIST)
2021-10-13 09:30:09 1.84MB DFT & ATPG Scan
1
中科院研究生院课程 VLSI测试与可测试性设计, 李晓维中科院计算技术研究所,全部课件!!
2021-09-10 10:19:58 14.34MB VLSI 测试 李晓维
1
一本很好的学习VLSI测试的书-- VLSI测试方法学和可测性设计
2021-09-10 10:13:16 6.68MB VLSI 可测试性 DFT
1
非常详细的DFT入门资料,详细介绍了常见的DFT模型,以及Scan mode测试技术。最后介绍了ATPG Flow。
2021-08-06 00:07:38 1.84MB DFT & ATPG Scan
1
随着半导体工艺的发展,可测性技术成为每个芯片在设计中必须考虑的问题,如何高效和高质量的测试芯片中的内嵌Memory,成为DFT技术中的关键技术,本文针对rombist中的memory model的产生算法和结果做一个分析和总结,实际案例的具体分析和技术,希望对大家的面试和工作有帮助。
2021-07-28 21:20:03 912KB 集成电路可测试性
1
国科大 VLSI测试与可测试性 2020 期末试题
2021-07-13 12:09:43 33KB 国科大 VLSI 2020期末试题
1