测试性分析与评价是针对复杂系统或设备的一种关键能力，主要关注如何在设计阶段就考虑产品的测试性，以便于在后期的使用和维护过程中能够快速、准确地识别和定位问题。这一研究生课程主要涵盖以下几个核心知识点： 1. **测试性基础理论**：这涉及到对系统质量特性的理解，如可靠性、维修性、保障性、经济性和安全性等。测试性是这些特性中的一个关键组成部分，它关乎到产品能否被有效地测试和维护。系统要求和工程背景，包括任务目标、环境和约束，都是设计测试性的基础。 2. **故障与可靠性**：课程深入讲解了可靠性概念，如故障、故障率和平均无故障时间（MTBF）。同时，也介绍了故障模式分析（FMEA/FMECA）和故障树分析（FTA）等方法，用于预测和评估潜在故障。 3. **故障分类**：课程涵盖了不同类型的故障，如二值故障、间歇故障、重复故障、伪随机故障、完美故障和退化故障，这些都是设计测试策略时需要考虑的因素。 4. **维修性和保障性**：维修性是衡量产品易修复的程度，而保障性则关注产品在使用期间的可用性。课程会探讨这两个概念，以及它们对测试性设计的影响。 5. **测试性定义**：课程详细解释了测试性的多种定义，这些定义强调了产品状态的确定性、故障隔离能力和效率，反映了国际和国内标准的不同角度。 6. **测试性技术框架**：该框架展示了测试性设计和技术实现的全过程，包括需求确定、设计分析、试验评估和持续改进。它涵盖了固有测试性、机内测试、外部自动测试、人工测试以及故障预测和健康管理等技术手段。 7. **测试性设计目标**：课程明确了三个主要的设计目标：性能监测，即实时监控产品性能；故障检测，发现产品中的故障；故障隔离，定位故障到可更换的组件，便于维修。 通过这些知识点的学习，学生将掌握如何在系统设计阶段融入测试性原则，从而提高系统的可维护性和可靠性。考试形式包括开卷笔试、调研报告和上机试验，考核学生的理论理解和实践应用能力。在撰写调研报告时，要求内容充实，表达清晰，并遵守学术诚信。通过这门课程，学生不仅能掌握测试性分析与评价的专业知识，还能提升其在实际工程问题中的解决能力。

IDDQ测试（1） 为了检测CMOS电路中的某一个故障, 首先必须生成能激活该故障的IDDQ测试向量，该IDDQ 测试向量必须在该故障条件下能够制造一条或多条由VDD到VSS的低电阻通路，相当于电压测试中的故障激活和传播 但是同电压测试不一样，IDDQ 测试不需要把故障效应传播到原始输出端，因为IDDQ 测试并不在原始输出端，这是IDDQ实际应用时的方便之处 缺点 需要精确地测量电流 由于IDDQ的稳定需要一定时间，所以测试速度慢

MBIST：测试算法 在MBIST中，重要的测试算法是March算法，包括MATS+、MarchC-、MarchA、MarchB等 例子：MarchC-算法的基本步骤 ↕ (W0)；↑(R0, W1)；↑(R1，W0)；↓(R0, W1)；↓(R1,W0)；↕ (R0) 其中，↕表示操作地址上行或下行，↓表示地址下行，↑表示地址上行，W0和W1分别表示写入“0”和“1”，R0和R1分别表示读出的期望值是“0”和“1”。对每个存储单元进行完括号中包含的所有操作后才处理下一个单元。

数字系统测试和可测试性设计英文原版

测试性要求 定量要求：包括故障检测率、故障隔离率、故障检测时间、故障隔离时间和虚警率等。 定性要求：包括测试可控性、测试观测性和被测单元（UUT）与测试设备的兼容性等。

内建自测试技术（BIST）

中科院研究生院课程 VLSI测试与可测试性设计， 李晓维中科院计算技术研究所，全部课件！！

一本很好的学习VLSI测试的书-- VLSI测试方法学和可测性设计

非常详细的DFT入门资料，详细介绍了常见的DFT模型，以及Scan mode测试技术。最后介绍了ATPG Flow。

随着半导体工艺的发展，可测性技术成为每个芯片在设计中必须考虑的问题，如何高效和高质量的测试芯片中的内嵌Memory，成为DFT技术中的关键技术，本文针对rombist中的memory model的产生算法和结果做一个分析和总结，实际案例的具体分析和技术，希望对大家的面试和工作有帮助。