基于北京精仪达盛科技有限公司的实验箱，用VHDL开发4x8矩阵键盘与液晶接口，并实现BCD码加法运算与十进制调整显示，是课程设计的优秀作品
2022-06-19 23:54:26
2.86MB
1
十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 n位BCD码行波式进位加法器的一般结构如图2.3(a)所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。图2.3 十进制加法器 在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确
2022-05-14 16:50:54
49KB
1
在以上十进制数加法要求的基础上，将加法算式及和在显示器上显示。
如ADDOP1中存放1234H，在ADDOP2中存放6789H，执行程序后显示器上显示：
1234+6789=8023
2022-01-20 16:43:50
993B
1
本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
2021-12-11 22:02:51
258KB
1
本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
2021-12-11 21:52:06
166KB
1
本电路实现了异步十进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
2021-11-03 09:18:13
15KB
1