本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试
2022-12-28 13:19:59
15.79MB
1
为解决雷达探测能力与距离分辨力之间的问题，在线性调频信号脉冲压缩的原理的基础上，利用MATLAB软件对数字脉冲压缩算法进行仿真，给出一种基于FPGA分布式算法的时域脉冲压缩实现结构，利用图形编辑和VHDL硬件描述语言混合编程，完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量，提高脉冲压缩的效率。
2022-12-22 12:46:01
687KB
1
结合IIR数字滤波器的基本结构，针对分布式算法中查找表规模过大的缺点，采用级联或并联结构，利用多块查找表使得硬件规模极大地减小，提出了并行和串行相结合的设计方案，并且实现了级联方式的10阶IIR低通滤波器。通过试验验证了该方法的有效性和实时性。
2022-06-30 09:06:40
1MB
1