新型的高速ADC都具备高模拟输入带宽（约为采样频率的3到6倍），因此它们可以用于许多欠采样应用中。ADC设计的进展极大地扩展了可用输入范围，这样系统设计人员便可以去掉至少一个中间频率级，从而降低成本和功耗。在欠采样接收机设计中必须要特别注意采样时钟，因为在一些高输入频率下时钟抖动会成为限制信噪比（SNR）的主要原因。 　　本系列文章共有三部分，"第1部分"重点介绍如何准确地估算某个时钟源的抖动，以及如何将其与ADC的孔径抖动组合。在"第2部分"中，该组合抖动将用于计算ADC的SRN,然后将其与实际测量结果对比。"第3部分"将介绍如何通过改善ADC的孔径抖动来进一步增加ADC的SNR,并会重点