设计了一种适用于流水线A/ D 转换器的全差分跨导放大器， 通过采用单端放大器的增益增强方法， 使运算放大器即具有较高的直流增益， 又有较小的面积及较好的版图匹配性。
2023-02-19 10:30:04
561KB
1
摘 要： 设计了一种适用于流水线A/ D 转换器的全差分跨导放大器， 通过采用单端放大器的增益增强方法， 使运算放大器即具有较高的直流增益， 又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进， 改善了建立时间减小了放大器输出共模的抖动。电路采用SMIC 0. 18 m CMOS 工艺， 并在Cadence 下对电路及版图进行了仿真， 结果表明： 小信号低频电压增益119. 3 dB ; 单位增益带宽378. 1 MH z; 相位裕度60°。
随着集成电路技术的不断发展， 高性能的运算放大器广泛应用于各种电路系统中， 它成为模拟和混合信号集成电路设计的单元电路， 其
2022-05-10 16:55:26
565KB
1
：针对传统运算放大器共模抑制比和电源抑制比低的问题，设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构，第一级为差分结构的折叠式共源共柵放大器，并采用MOS 管作为电阻，进一步提高增益、共模抑制比和电源电压抑制比；第二级采用以NMOS 为负载的共源放大器结构，提高增益和输出摆幅。基于LITE-ON40V 1.0 μm 工艺，采用Spectre 对电路进行仿真。仿真结果表明，电路交流增益为125.8 dB，相位裕度为62.8°，共模抑制比140.9 dB，电源电压抑制比125.5 dB。
2021-12-28 16:00:02
1.53MB
1
1、Cadence ADE5.1.41 进行共源放大器设计
2、Cadence ADE5.1.41 进行电路性能分析
2021-06-24 05:44:03
2.67MB
1