折叠式共源共栅运算放大器设计-西交大

采用UMC 0.13-μm CMOS工艺,设计了一种应用于SDH系统STM-64(10Gb/s)速率级的低电压供电光接收机前置放大器。采用1.2V低电压供电和三级共源放大结构,跨阻中频增益为57.5dBΩ,-3dB带宽为10.1GHz,总的等效输入噪声电流为1.47μA,相位裕度为73.7°,可稳定工作在10Gb/s速率。芯片面积为0.54mm×0.74mm。

设计了一种适用于流水线A/ D 转换器的全差分跨导放大器， 通过采用单端放大器的增益增强方法， 使运算放大器即具有较高的直流增益， 又有较小的面积及较好的版图匹配性。

CMOS工艺下高摆幅共源共栅偏置电路，高雪莲，骆丽，共源共栅级放大器可提供较高的输出阻抗和减少米勒效应，在放大器领域有很多的应用。本文提出一种COMS工艺下简单的高摆幅共源共栅��

北邮模电

射频中常用的调用函数（画等Q线、画Smith圆、ABCD矩阵转化为S矩阵、计算稳定性、共源极S参量转化为共栅极S参量）

绍了一种全差分的套筒式折叠共源共栅运算放大器的设计结构,并采用HSPICE软件对电路设计进行了仿真。仿真结果表明,此运放的开环直流增益为80dB,相位裕度为80°,单位增益带宽为74MHz,具有较高的增益,而且功耗小于2mW。

摘 要： 设计了一种适用于流水线A/ D 转换器的全差分跨导放大器， 通过采用单端放大器的增益增强方法， 使运算放大器即具有较高的直流增益， 又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进， 改善了建立时间减小了放大器输出共模的抖动。电路采用SMIC 0. 18 m CMOS 工艺， 并在Cadence 下对电路及版图进行了仿真， 结果表明： 小信号低频电压增益119. 3 dB ; 单位增益带宽378. 1 MH z; 相位裕度60°。 　　随着集成电路技术的不断发展， 高性能的运算放大器广泛应用于各种电路系统中， 它成为模拟和混合信号集成电路设计的单元电路， 其

折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。

跨导运算放大器是模拟电路中的重要模块，其性能往往会决定整个系统的效果。这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器。该跨导运算放大器采用经典的折叠式共源共栅结构，带有一个开关电容共模反馈电路。运算放大器使用SIMC 0.18 μm CMOS混合信号工艺设计，使用Spectre对电路进行整体仿真，仿真结果表明，负载电容为5 pF时，该电路直流增益可达72 dB、单位增益带宽91.25 MHz、相位裕度83.35°、压摆率35.1 V/μs、功耗仅为1.41 mW。本设计采用1.8 V低电源电压供电，通过对电路参数的优化设计，使得电路在低电压条件下仍取得良好的性能，能满足Sigma Delta调制器高精度的要求。