altera三速以太网IP核并编译仿真，使用modelsim软件，方便开发使用！

10/100M以太网IP核 The Ethernet IP Core consists of five modules:
The MAC (Media Access Control) module, formed by transmit, receive, and control module
The MII (Media Independent Interface) Management module
The Host Interface The Ethernet IP Core is capable of operating at 10 or 100 Mbps for Ethernet and Fast Ethernet applications. An external PHY is needed for the complete Ethernet solution.

altera 三速以太网 IP 核user guide，官方资料，很全面，如果开发遇到问题也可以找我问

基于FPGA的千兆以太网ip核源码，同时支持10/100M传输，功能比较完善，验证测试过

基于FPGA的千兆以太网ip核源码，同时支持10/100M传输，功能比较完善，验证测试过

本材料详细描述如何用FPGA实现以太网IP核，包括文档和FPGA代码

以太网IP核的使用原理、配置、功能模块介绍，包括IO端口、接口信号说明、工作时序都有详细介绍。