输入为两个16位有符号数，输出32位相乘结果。要求采用Booth编码和Wallace树型结构。
计算例子：
0110000010000000 * 1000000000000001 = 11001111110000000110000010000000
(24704) * (-32767) = (-809475968)
顶层模块名为mul_tc_16_16，输入输出功能定义：
名称 方向 位宽 描述
a I 16 输入数据，二进制补码
b I 16 输入数据，二进制补码
product O 32 输出乘积a * b，二进制补码
2022-06-20 19:00:50
6KB
1
移位相加法乘法器设计原理是从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加，直至被乘数的最高位。
2022-06-11 10:43:47
2KB
1
异步FIFO 伪随机序列 伽罗华域GF（q）乘法器 积分梳状滤波器(CIC)等Verilog实例程序代码合集(9例):
CORDIC数字计算机的设计
RS(204,188)译码器的设计
伪随机序列应用设计
伽罗华域GF（q）乘法器设计
常用乘法器设计
常用加法器设计
异步FIFO设计
积分梳状滤波器(CIC)设计
除法器设计
// FIFO顶层模块
module async_fifo (rdata, wfull, rempty, wdata,
wreq, wclk, wrst_n, rreq, rclk, rrst_n);
parameter DATA_WIDTH = 8; // FIFO数据位宽
parameter ADDR_WIDTH = 4; // FIFO地址位宽
output [DATA_WIDTH-1:0] rdata;
output wfull;
output rempty;
input [DATA_WIDTH-1:0] wdata;
input wreq, wclk, wrst_n;
input rreq, rclk, rrst_n;
wire [ADDR_WIDTH-1:0] wptr, rptr;
wire [ADDR_WIDTH-1:0] waddr, raddr;
wire aempty_n, afull_n;
dp_ram dp_ram(.rdata(rdata), // 双端口RAM
.wdata(wdata),
.waddr(wptr),
.raddr(rptr),
.wclken(wreq),
.wclk(wclk));
defparam dp_ram.DATA_WIDTH = DATA_WIDTH,
dp_ram.ADDR_WIDTH = ADDR_WIDTH;
async_cmp async_cmp(.aempty_n(aempty_n), // 异步读/写地址指针比较器
.afull_n(afull_n),
.wptr(wptr),
.rptr(rptr),
.wrst_n(wrst_n));
defparam async_cmp.ADDR_WIDTH = ADDR_WIDTH;
rptr_empty rptr_empty(.rempty(rempty), // 读地址指针与"空"标志控制逻辑
.rptr(rptr),
.aempty_n(aempty_n),
.rreq(rreq),
.rclk(rclk),
.rrst_n(rrst_n));
defparam rptr_empty.ADDR_WIDTH = ADDR_WIDTH;
wptr_full wptr_full(.wfull(wfull), // 写地址指针与"满"标志控制逻辑
.wptr(wptr),
.afull_n(afull_n),
.wreq(wreq),
.wclk(wclk),
.wrst_n(wrst_n));
defparam wptr_full.ADDR_WIDTH = ADDR_WIDTH;
endmodule
2021-12-02 18:02:49
29KB
多级流水线结构，是一种并行的方式，将相邻的两个部分的结果再加到最终的输出乘积上，即排列成一个二叉树形式的结构。
2021-07-26 23:24:37
1KB
1
8位Booth乘法器设计,8位乘8位的基2的booth乘法器的verilog实现。满足1)利用硬件描述语言描述8位数乘法器运算；2)输入为复位信号、乘法执行按键；3）时钟信号为开发板上时钟信号。
2021-05-11 17:20:29
2KB
1
在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。
2021-05-11 11:22:27
2KB
1