一个串行接收,并行发送的缓存器,其数据存储使用双端口SRAM(一读一写)实现,SRAM大小为深64、宽32位(64字×32位,使用提供的双端口SRAM见目录rf2shd4)。缓存器按一位串行输入接收数据,缓存器位置全满后不再接收串行数据输入;并根据读数请求,按接收数据的顺序,将接收完整的32位数据发送出去,并标记该缓存器位置为空,又可以放置新的串行输入数据 设计了两种串行接收方式:同步方式和异步方式
2021-09-28 20:42:18 406KB verilog 串行接收并行发送 FIFO
1