BCD 转余 3 码串进串出分析，选自王建民书中例 8-17。余 3 码只要对 8421 编码加 3 即可得到。故，如果输入是并行的 8421 编码，输出是并行的余 3 码，则可以
直接通过一个加法器得到相应的余 3 码。但现在输入是串行的 8421 编码，输出是串行的余 3 码。一旦是串行的，就涉及到时序电路
2022-01-09 21:14:52
565KB
1
Cyclone4E FPGA设计4位串入串出移位寄存器Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
module yw_reg(clk,dout,din);
input clk; //输入时钟
input din; //输入数据
output dout; //输出数据
reg dout; //输出数据寄存器
reg[3:0] q; //四位寄存器
always@(posedge clk) //clk的上升沿触发
begin
q[0]<=din; //把输入放入q寄存器的第一位
q[3:1]<=q[2:0]; //把q寄存器的1到3位赋予2到4位
dout<=q[3]; //把q的第四位赋予输出寄存器
2021-08-23 13:14:10
119KB
Cyclone4E FPGA设计4位并入串出移位寄存器Verilog逻辑源码Quartus工程文件.。Quartus11.0工程文件, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
**----------------------------文件信息--------------------------
** 文件名称： reg_bc.v
** 创建日期：
** 功能描述：实现4位并入串出移位寄存器的功能
** 硬件平台：大西瓜logic^3 FPGA开发板
** 版权声明：本代码属个人知识产权,本代码仅供交流学习.
**---------------------------修改文件的相关信息----------------
** 修改人：
** 修改日期：
** 修改内容：
*******************************************************************************/
module reg_bc(clk,clr,din,dout);
input clk,clr; //输入时钟端，清零端（高电平有效）
input[3:0] din; //数据输入端
output dout; //数据输出端
reg[1:0] cnt;
reg[3:0] q;
reg dout;
always@(posedge clk) //时钟上升沿触发
begin
cnt<=cnt+1; //cnt自加1
if(clr) //判断清零信号是否有效
begin
q0) //判断cnt是否大于0
begin
2021-08-23 13:07:08
128KB
BCD转余3码，使用有限状态机的方式实现时，如何得到状态转移图？书中一下子就给出了化简过的状态转移图，令人难以看懂。本文档一步步进行分析，让你了然于心。对初学状态机的同学很有帮助。
2019-12-21 19:51:06
520KB
1