LMK0482x 系列是业界支持 JEDEC/JESD204B的最高性能的时钟调节器,。
PLL2 的 14 个时钟输出可配置为设备时钟和 SYSREF 时钟,以驱动7个JESD204B转换器或其他逻辑器件。可通过直流和交流耦合提供SYSREF时钟。不仅限于JESD204B应用,14 个输出中的每一个都可单独配置为用于传统时钟系统的高性能输出。
LMK0482x 系列的高性能,再加上在功耗或性能之间进行权衡的能力、双 VCO、动态数字延迟、保持模式和无损模拟延迟等特性,使其成为提供灵活的高性能时钟树的理想之选。
### LMK04821中文数据手册关键知识点解析
#### 一、产品概述与特点
**LMK0482x系列**是一款专为JEDEC/JESD204B标准设计的高性能时钟调节器,具备双PLL架构,能够提供超低噪声与时钟抖动消除功能。此系列产品的核心优势在于其出色的时钟性能与灵活性。
**主要特点**:
1. **符合JEDEC JESD204B标准**:确保了在高速数据转换器应用中的兼容性与稳定性。
2. **超低RMS抖动**:在不同频率范围内表现出色,例如88 fs RMS抖动(12 kHz至20 MHz),91 fs RMS抖动(100 Hz至20 MHz),以及-162.5 dBc/Hz的本底噪声@245.76 MHz。
3. **14个来自PLL2的差分设备时钟输出**:其中最多可配置7个SYSREF时钟,最大时钟输出频率可达3.1 GHz。
4. **可编程输出类型**:支持LVPECL、LVDS、HSDS、LCPECL等多种格式。
5. **双环PLLatinum™ PLL架构**:包括PLL1和PLL2两个部分,其中PLL1支持多达3个冗余输入时钟,而PLL2具有归一化的[1 Hz] PLL本底噪声(-227 dBc/Hz),鉴相频率高达155 MHz。
6. **动态数字延迟与无损模拟延迟**:支持精密的时钟调整需求。
7. **多种操作模式**:支持双PLL、单PLL与时钟分配等模式。
8. **广泛的温度适应范围**:工作温度区间为-40至85°C,支持105°C的PCB温度(在散热焊盘处测量)。
9. **电源要求**:3.15 V至3.45 V的工作电压范围。
10. **封装形式**:采用64引脚QFN封装(9.0 mm × 9.0 mm × 0.8mm)。
#### 二、应用场景
1. **无线基础设施**:适用于基站、微波通信等场景。
2. **数据转换器时钟**:满足高速ADC/DAC的时钟同步需求。
3. **网络、SONET/SDH、DSLAM**:适用于光纤通信、宽带接入等领域。
4. **医疗/视频/军事/航空航天**:针对高精度、高可靠性要求的应用场合。
5. **测试和测量**:适用于实验室测试仪器与测量设备。
#### 三、芯片配置与接口功能
1. **时钟输出配置**:
- DCLKout0/DCLKout0*、SDCLKout1/SDCLKout1*、SDCLKout3/SDCLKout3*、DCLKout2/DCLKout2*等均为差分时钟输出,分别隶属于不同的时钟组。为了减少噪声,建议使同一组内的所有输出保持相同频率或无杂散干扰的频率。
- 如果某个输出未使用,则应将相应的输出格式缓冲器设置为断电状态,并让引脚处于浮空状态。
2. **其他关键接口**:
- **RESET/GPO**:复位输入或通用输出端口。其极性与上拉/下拉电阻的选择可通过寄存器设置控制。
- **SYNC/SYSREF_REQ**:同步输入端口,用于复位分频器、触发SYSREF脉冲发生器等功能。极性由寄存器设置控制。
- **Vcc1_VCO**:VCO LDO电源输入端口,根据系统频率的不同,去耦电容的要求也有所不同。
- **LDObyp1/LDObyp2**:LDO旁路端口,需在每个端口附近放置相应规格的电容器以实现旁路功能。
通过以上详细解析,我们可以清晰地了解到LMK0482x系列时钟调节器的强大功能与应用范围,以及如何正确配置与使用其接口,以满足各种高性能时钟树的需求。
1