状态机有一段式，两段式以及三段式。但是一段式的状态机写起来有时候太冗长，三段的状态机在思路清晰的前提下，可以让代码更加清晰化，可以帮助提高状态机的写法。
2022-05-08 10:54:19
333KB
1
用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点:
1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护;
2.更符合设计的思维习惯;
3.代码少，比一段式状态机更简洁。
2021-11-18 12:45:17
106KB
1
我找工作之前收藏的文档之一，有关于123段式Verilog状态机的原理详解，非常的清晰，并给出了相应的结构图，非常利于理解
2021-05-07 17:05:38
2.99MB
1
FPGA 交通灯 设计（基于Basys2设计，使用者只需移植到板子上即可使用，三段式状态机编写）
2019-12-21 21:33:03
770KB
1