七段码显示汇编语言程序设计 微机原理接口技术 七段数码管 汇编程序设计
2023-03-28 13:29:28 264KB 微机原理接口技术 七段数码管
1
七段数码管时钟显示,开发平台我NIOSII8.0,而且是生成的源文件,方便。
2022-11-29 18:02:31 8.68MB Nios II
1
proteus+keil,keil代码工程文件加上proteus仿真文件 本人博客有配套博文教程,欢迎各位学者前来学习和指教 想要入门51单片机的学者可以点击头像查看博文教程
2022-11-08 21:42:34 44KB 51单片机 数码管
1
4选1多路选择器控制8位七段数码管的设计,实现 将 3位的 4选 1多路选择器的 3位输 出接到 八进制数显示模块上,最终实现上,最终实现 利用拨码开关控制选以八进制数 显示在 1个七段数码管上。
2022-11-01 22:05:54 115KB Verilog
1
使用七段数码管绘制日期,使用Python语言。代码简单易懂,适合小白,对于数码管的构造内含两种方法。文件为【.py】格式。
2022-06-25 14:08:01 10KB Python 七段数码管
1
七段数码管显示控制程序设计.doc
2022-05-31 17:05:01 1.84MB 文档资料
mfc vc++6.0 七段数码管 时间显示
2022-05-23 20:36:04 22KB vc 数码管 时间显示
1
上一个的第二版本 也没学过vc,自己瞎搞的,多拍砖 涉及到根据日期计算星期几,更改显示模式
2022-05-17 15:18:03 3.38MB mfc vc 七段数码管 时间显示
1
VC 实现七段数码管显示(时钟特效),不使用任何图像资料实现的LED数码电子钟,打开后自动跟随系统时间显示,编译环境:VC 6.0,打开后直接编译就可以。
2022-05-06 20:59:52 23KB VC 源码-图形处理
1
verilog 写的七段数码管的显示 老师布置的作业,写了好几天!刚开始学verilog
2022-04-28 22:00:26 611B verilog
1