搜索【，加法器，】的结果

vhdl多功能加法器

设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。当M=1，做算术运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算： A加B，A加1，A加B加低位来的进位，B加1，A加，A加0，A加A ，A加加1。当M=0，做逻辑运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算：A+B，AA+B，A·B等。

2021-10-28 16:34:02 717B vhdl 加法器

1

Daredevil 计算机原理课程设计.rar

适合初学计算机原理课程的人，通过C# winform 完成对计算机模型机的设计实现。包括了取指令、分析指令、执行指令等过程，在此基础上可设计多级流水，供各位大佬参考。

2021-10-25 16:01:47 5.91MB C# 计算机原理模型机 超前进位加法器 课程设计

1

Quartus_II设计八位加法器.pdf

2021-10-22 19:02:37 238KB Quartus_II设计八位加法

1

32位超前进位加法器（Verilog）

32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

2021-10-19 04:52:44 23KB 加法器 32位 超前进位

1

Verilog加法器

Altera官网的Verilog写的加法器源码

2021-10-15 15:45:13 290B Verilog

1

八位加法器，32位加减可控运算器，32位ALU，补码一位乘法器 logisim文件

计算机组成原理实验logisim设计

2021-10-15 09:03:10 154KB 计算机组成原理实验 logisim 八位加法器 32位加减可控运算器

1

FPGA实现四位加法器代码

用FPGA实现四位加法器，代码正确，无需改动

2021-10-12 21:50:37 132B 四位加法器 FPGA

1

Python编写的2^n位kogge-stone树形加法器Verilog代码生成

可利用以上代码生成2^n位的kogge-stone树形加法器，先运行Python代码然后和里面的两个.v文件一起即可综合出相应位数的kogge-stone加法器

2021-10-12 09:53:39 1KB kogge-stone Python Verilog

1

32位加法器 verilog代码

32位加法器 verilog代码其中还包含全加器、四位加法器的代码

2021-10-08 19:04:49 4KB 32位加法器 verilog 进位选择

1

实现多位二进制数相加的电路称为加法器。-数字电路基础

实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 2.2.2 加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。

2021-10-07 21:06:36 8.83MB 数字电路基础

1

个人信息

热门下载

最新下载

其他资源