本文主要介绍了一种基于TTL系列芯片的简易数字频率计。文中涉及电路的设计方案的选择及电路的仿真和波形观察。数字频率计应用所学的数字电路知识进行设计，电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路这些模块电路组成。其能够较精准的测量幅值在0.2V~5V的正弦波、三角波、方波的频率，且测量范围能够达到1Hz~9999Hz。

EDA课程设计-频率计（FPGA代码，quartus软件代码，频率计的设计）

将比较器输出信号送给FPGA，通过等精度测量法实现信号频率的测量，能够实现的测量范围在1Hz-100MHz，精度在百分之0.5以内。

基于FPGA的数字频率计，采用VHDL实现，通过8位数码管显示

数字频率计（eda quartus II实现）

(1) 对于频率测试功能，测频范围为0.1 Hz～70 MHz；对于测频精度，测频全域相对误差恒为百万分之一。 (2) 对于周期测试功能，信号测试范围与精度要求与测频功能相同。 (3) 对于脉宽测试功能，测试范围为0.1 μs～1 s，测试精度为0.01 μs。 (4) 对于占空比测试功能，测试精度为1%～99%。

重庆大学唐治德数字频率计设计（protues），思路简单，焊接方便，用icm555、74LS48、74hc273、74hc160、74hc74设计

基于51单片机的数字频率计设计

《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用 Verilog 程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog 程序设计。 可以参考

这个是课设的项目。硬件是DE2-115。所用的语言是Verilog。已经用modelsim仿真通过了，里面每个小功能提供有testbench文件。。。编译下载到开发板也成功了 。代码思路清晰，每个模块都调用都写的清楚。。。有问题可以留言，空的话会协助解决。请不要用于商业。