生成伪随机序列的verilog代码,可以通过Modelsim仿真。
2019-12-21 21:55:29 7KB Verilog PRBS FPGA
1
DAC902的硬件描述语言,产生频率为1M左右的三角波,改下码表就可以产生正弦波。
2019-12-21 21:36:33 2KB DAC902
1
芯片是88E1111,千兆以太网下发送UDP包,Verilog HDL。
2019-12-21 21:18:31 10KB 千兆以太网
1
利用Quartus II实现ad9914的120M正弦信号发生。具体硬件连线请参考AD9914数据手册。
2019-12-21 21:12:52 11KB ad9914 dds verilog
1
DES加密算法的verilog程序,内涵加密解密模块,绝对原创
2019-12-21 21:02:42 718KB DES verilog
1
rs232串口收发verilog程序,分为波特率产生模块、接收和发送模块,以写好testbench调试
2019-12-21 20:46:31 3.22MB rs232 串口 verilog
1
使用verilog编写的IS61LV25616AL的SRAM读写程序,程序在XSC3S400开发板上测试过,可以完成读写工作,另外附带IS61LV25616AL的数据手册
2019-12-21 20:44:47 57KB FPGA verilog
1
常用接口的FPGA程序,用ISE打开工程文件即可,包括CAN,ETH,IIC,IWBBUSCHANGE,UART,USB,VGA.
2019-12-21 20:33:09 1.85MB can eth iic uart
1
基于FPGA的AD9226信息采集模块程序,采用硬件描述语言verilog编写
2019-12-21 20:13:55 247KB verilog AD转换
1