FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你自己加进去就行了（Quartus里面有这个模块）。我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
2019-12-21 19:56:11
15KB
1
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程，本资源是全网最全面的，分为代码和文本二部分。并在友晶科技板子上验证过。
2019-12-21 19:52:26
15.19MB
1
1、能实现无刷电机平稳启动。
2、电机运行流畅，方波PID速度闭环控制稳定可靠。
3、串口能发生调试命令启动电机运行，同时打印速度消息。
4、OLED同步显示电机运行状态和故障信息。
2019-12-21 19:52:09
5.69MB
1
给定一有效信号（正弦），加高斯白噪声，信噪比为20dB,设计一IIR滤波器。已知通带衰减0.3dB,阻带衰减30dB,其他自选。并且还设计一FIR滤波器。
2019-12-21 19:50:53
36KB
1
设计基于ROM的正弦波发生器，对其编译，仿真。
具体要求：
1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成
2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。
3.将50MHz作为输入时钟。
2019-12-21 19:50:42
64KB
1