功能：两位选手参加比赛，每人有10秒时间，十秒时间内无人抢答，则发出警告声响，持续三秒 其中一个人按键抢答后，数码管显示对应人的号码，并同时发出3s的声音。 一人抢答后，不允许另一个人抢答 实现平台：AC620开发板，quartus13.0，verilog

七段显示译码器 8位硬件加法器 七人表决器 巴克码 多功能数字时钟 状态机 verilogHDL语言，全部编译通过，并在实验箱验证过

基于FPGA实现点阵显示 使用FPGA的原理图来实现，是基于Xinlinx公司的EP1C3T144C8,已验证成功

该设计为交流内阻测试仪，测量范围:0 - 500m欧（10mA 1KHz）。PCB使用M8电子负载附加部分电路，过后和M8电子负载整合。 可能感兴趣的项目设计 【转】基于ATMEGA8恒压恒流输出数字电源（原理图、PCB源文件、测试程序），链接:https://www.cirmall.com/circuit/5395/detail?3 实物展示: 三线制测试头 原理: 由M8产生1KHz方波，由放大器产生10mA 1KHz交变恒流输出源，经过测试电阻后，产生交变电压信号经过250倍放大，再由M8的快速同步相移ADC检出值。 电路非常简单: C2、C3两个电容可以用一个47uF/50V的无极性电容代替。耐压为50V是为了测高电压电池内阻。 交流内阻测量仪电路原理图截图: 附件内容截图: 交流内阻测试仪熔丝设定: 原文出处:https://www.yleee.com.cn/

台湾晶片系统设计中心培训课程，非常好的入门教材。华为推荐教材。

可供借鉴和使用的CPU流水线8 包括源代码.v文件和工程所有文件 第一次分享资源所以只要很少的积分（意思意思） 可以供想学习FPGA或者在学数字逻辑、计算机组成原理和计算机系统结构的人学习 如果是做计算机系统实验也可以直接拿去用

基于LabVIEW和FPGA的虚拟逻辑分析仪设计与测试

1）FPGA 开发实用教程 第 4 节 Xilinx 公司原语的使用方法2）ISE 的 Help—sofeware Manuals差分 I/O 端口组件IBUF

基于FPGA的可调数字钟设计

介绍了基于FPGA和PCI9054的LVDS数据通信卡的设计，通过FPGA实现了LVDS数据的接收发送控制、PCI9054实现了与上位机的数据交互，实现了10～200 Mbit·s-1速率的LVDS数据接收以及10～50 Mbit·s-1任意速率的LVDS数据发送。此板卡的设计，可以有效地应用于某遥测模拟信号源，并对待测设备的LVDS总线协议进行全面测试。