经典的数字电路丛书,学习计算机硬件的前提,在网易公开课上有搭配视频,另外最后的xxxx是我加的,可以忽略。
2019-12-21 20:05:31 6.96MB 数字电路
1
设计的要求: 1、每组设置一个抢答按钮供抢答者使用,按钮的编号与选手的编号相对应。 2、给竞赛的主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能,当主持人启动“开始”键后要求定时器立即进行减计时,并用显示器进行显示。 5、参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到支持人将系统清零为止。 6、如果定时抢答的时间已到,却没有选手抢答,本次抢答无效,系统封锁输入电路,禁止选手超时后抢答,定时显示器上显示0 0。
2019-12-21 19:58:50 728KB 数字电路 抢答器设计
1
使用Proteus实现具有分、秒计时的计数器,计数结果要求在7段数码管(7SEG-MPX4-CC-RED)上显示,并检查结果 在Proteus设计上给计时器添加调整当前时间功能,即添加进入调整计时模式(MOD)按键和分/秒计数循环加一(ADJ)按键。 使用Proteus实现具有年、月、日、时、分、秒计时的计时器,计时结果要求显示在7段数码管上,要求年、月、日、时、分、秒均可调节。
2019-12-21 19:58:10 254KB proteus
1
数字电路期末复习题及答案,有需要的拿走不谢.
2019-12-21 19:56:45 141KB 路期末复习题
1
verilog 数字系统设计 -RTL综合 测试平台与验证 的 随书光盘源程序
2019-12-21 19:56:00 7.82MB Verilog 数字电路 RTL
1
答案 还有关于数字电路的一些例题 便于大家更好地理解课后习题
2019-12-21 19:54:47 3.83MB 数字电路 第五版
1
基于Multisim13.0的数电交通灯仿真,有详细的课程设计文档,带整机电路图。
2019-12-21 19:54:09 3.52MB 数电 交通灯 课程设计
1
EDA入门的工具书,包括用VHDL设计组合逻辑电路,时序逻辑电路,综合电路等
2019-12-21 19:51:58 3.08MB EDA VHDL
1
数字电路课程设计举例_十字路口自动红绿灯指挥系统.pdf
2019-12-21 19:51:07 247KB 数字电路课程设计举例
1
各种电路中常用的芯片,74LS系列的。 包含了常用的AD AT等等几十个。
2019-12-21 19:50:29 6.85MB 74ls 常用芯片 AD At
1