此程序是单片机串口通讯资源占用率最低，目前网络上普遍都是用ST32程序修改，没有正统GD32F103 官方库写的，特此花了一天时间写了这个程序，发啥收啥，收发都是DMA完成，工程打包，50ms周期通讯，实测10万+数据，未出现异常

“折叠”架构是各种串行或每级一位架构中的一种。有多种架构可以使用每位一级技术来执 行模数转换。每级一位、无误差校正机制的多级流水线式分级ADC基本上就是一个每级一位转换器。实践中，此类流水线式转换器一般使用每级1.5位方法来提供误差校正功能。

目前对于需要5 MSPS至10 MSPS以上采样速率的应用，流水线式分级ADC架构占优势。尽管flash（全并行）架构在上世纪80年代和90年代早期主导8位视频IC ADC市场，但现代应用中流水线式架构已大面积取代Flash ADC。也有少量采样速率高于1 GHz的高功率砷化镓(GaAs)工艺Flash转换器，但分辨率仅限于6或8位。不过，Flash转换器仍然是较高分辨率流水线式ADC的常用构建模块。

介绍一些更高级的概念，包括空闲音、多位Σ-Δ、MASH、带通Σ-Δ，并提出一些示例应用。

计数ADC虽然不太适合高速应用，但却是高分辨率低频应用的理想之选，特别是结合使用 双斜式积分、三斜式积分、四斜式积分等技术时。

在发现基本计数ADC架构后，通过结合集成和计数技术就能实现更高精度，进而推动了高精度双斜率、三斜率和四斜率ADC的开发。随着高分辨率Σ-Δ型ADC的迅速普及，集成架构不再像以前那样流行，不过仍用于各种精密应用，例如数字电压表等。

TI官方例程

STM32L BC26开发板 NBIot学习例程

在现有工艺水平下，由于受电容失配、系统失调以及噪声等因素的限制，采用电荷再分配结构的SAR ADC能够达到的精度被限制在12位左右。因此，高精度ADC设计必须依靠校准技术。一般校准技术有两类：模拟校准技术是在模拟领域把相关的量调整到正常数值或者利用激光对芯片元件进行修正，但这种技术成本高，且容易受到封装时机械应力的影响；还有一种数字校准技术，通过把电路中失配误差等影响在数字领域描述，然后在数字领域对输出代码进行调整，而不关心模拟领域的物理量数值。数字校准是现行校准技术的主流。 　　1 SAR ADC内核原理 　　SAR ADC的基本结构由比较器、DAC、SAR逻辑控制电路组成，如图1所示。

STM32D407ADC测量任意波形,串口屏显示