数字逻辑之数字时钟课程设计
设计要求
1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。
2、可手动校正时、分时间和日期值，时间以24小时为一个周期，有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
3、计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号由晶振电路产生1HZ标准的信号，分、秒为六十进制计数器，时为二十四进制计数器。
2021-03-02 22:22:22
633KB
1
这是一个NEXYS3上实现的万年历项目，项目是Verilog项目，下载该项目解压后直接下载到板子里就可以使用
2021-02-27 20:42:17
3.68MB
1
基于STC15W4K58S4单片机的电子万年历（数码管显示）该压缩包包含源码TXT文件 源工程文件（Keil uVision4文件）和课程设计报告
2021-02-27 16:48:06
6.19MB
1
万年历quartusⅡ；通信工程课程设计；万年历quartusⅡ；通信工程课程设计；万年历quartusⅡ；通信工程课程设计
2021-02-25 14:06:50
4.85MB
1
stm32万年历代码，具体实现见博客https://blog.csdn.net/VCA821/article/details/80710717
2021-02-23 13:49:24
6.97MB
1
四位（时、分）数码管显示数字钟，使用74160（或74161）
对应的实验报告
https://download.csdn.net/download/QianYuanXiMo/15382135
2021-02-20 19:03:36
651KB
1