约瑟夫的链表实现(C++) 采用链表方式解决问题,代码简单,书写格式规范,有相应注释以及测试小模块。
2021-11-27 18:50:43 1KB 约瑟夫环 链表 C++
1
主要介绍了C++循链表之约瑟夫的实现方法,对于学习数据结构与算法有一定的借鉴价值,需要的朋友可以参考下
2021-11-27 18:46:17 32KB C++ 循环链表 约瑟夫环
1
约瑟夫的C++代码,采用链表的数据结构,对写出了链表的模板类
2021-11-27 10:02:21 2KB 链表,模板类
1
理想格作为构造格密码方案的基础数学模型非常重要
2021-11-27 09:04:55 130KB 格密码 理想格 环理想 密码学
锁相涉及、仿真与应用,作者Roland E.Best 自己编写的锁相参数设计软件,可以设计高阶锁相,用起来方便...
2021-11-26 16:29:27 1.63MB 锁相环设计
1
宽带CMOS锁相中的VCO设计 论文基于特许半导体(Chartered)0.189m CMOS-1-_艺,设计了一个覆盖范围为 1.8GHz-3GHz的VCO,首先总结了VCO的研究现状,并根据应用背景明确了VCO的设计 指标,详细分析了VCO的设计理论,包括振荡器工作原理、VCO性能指标、常用结构以及 相位噪声理论等,在此基础上总结了VCO相位噪声优化技术。论文采用两个VCO切换, 结合电容开关阵列切换的方式实现1.8GHz-3GHz的宽调谐范围。5-bits的二进制控制信号 对子频带进行控制,其中最高位对两个VCO进行切换,低四位对电容开关阵列进行控制, 将频带划分为32个频段。为了减小锁相的锁定时间,论文中设计了一个自适应频率校准 (Adaptive Frequency Calibration,AFC)电路,快速产生VCO的控制代码,选择合适的频 率边带。通过对AFC电路的算法优化、计数值优化有效地提高了锁定速度。 在电路设计完成后,用Cadence Virtuoso软件设计版图。本次设计在Chartered进行了 流片。设计测试方案,对芯片进行测试验证,结果显示该VCO的调谐范围能够覆盖 1.8GHz~3GHz,全波段相位噪声均低于.11 5dBc/Hz@1 MHz,满足了系统要求。
2021-11-26 14:18:16 2.93MB 宽带 CMOS 锁相环 VCO
1
小米手更换表盘工具
2021-11-26 12:05:00 32.8MB 小米手环 表盘
1
2012年评师案例真题.pdf
2021-11-26 12:01:18 92KB
设计并实现了一种基于FPGA的真随机数发生器,利用一对振荡路之间的相位漂移和抖动以及亚稳态作为随机源,使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Xilinx Virtex-5平台的测试实验中,探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过DIEHARD测试,性能满足要求。由于仅使用了普通逻辑单元,使得本设计能够迅速移植到ASIC设计,大大缩短了开发周期。
1
电流是使电机以恒定的电流运转,以产生恒定的加速力矩。这对于转动惯量大的电机来说比较重要,它可以使电机一直以固定的电流驱动电机运转,驱动电流不会因为转速的升高下降。   要进行电流控制,首先必须时刻监控电机工作电流,因此电流传感器是伺服系统中的一个重要元件,它的精度和动态性能直接影响着系统的低速性能和快速性。电流检测的方法有电阻检测、光耦检测等各种不同的检测方法,本系统采用磁平衡原理实现的霍尔元件检测电流的方法,检测电源母线电路电流。采用的元器件为霍尔效应磁场补偿式电流传感器,此器件被国际上推荐为电力电子线路中的关键电流检测器件。它把磁放大器、互感器、霍尔元件和电子线路的思想集成一体,具有测
2021-11-25 12:31:59 110KB 电流环分析
1