全部的测试数据,供测试的同志们了解。4M多的txt文件.支持下
2021-12-12 18:13:00 4.33MB 八数码的181440个测试数据
1
人工智能,八数码问题,深度优先搜索算法,c语言编写
2021-12-12 17:08:07 4KB 八数码 深度优先搜索 人工智能
1
八数码问题,广度优先搜索,用C++实现。 八数码问题即: 一个3*3的格子,其中8个小方格里各有个数字, 另外一个格子是空的,它临近的数字可以移动到这个空格子里。 给定一个八数码的起始状态,和一个终止状态,通过哪些步骤能够实现这种转换。
2021-12-12 16:51:06 1.55MB 八数码 广度优先搜索 C++
1
精确到0.01S的C51单片机计时器汇编语言源程序
2021-12-12 16:04:48 1KB 定时器
1
USB TYPEC接口供电单片机stc8g1k08+DS3231+ESP8266 1.2英寸数码管时钟AD设计硬件原理图+PCB文件,2层板设计,大小为135*42mm,包括ALTIUM设计的完整硬件原理图和PCB工程文件,主要器件如下: Library Component Count : 22 Name Description ---------------------------------------------------------------------------------------------------- AMS1117-3.3 BAT BELL Bell CAP_0603 Capacitor CAP_0603_100nf Capacitor CAP_0805 Capacitor CAP_0805_10uf Capacitor D DS3231 EW01 NPN NPN Transistor RES_SMD 贴片电阻 RES_SMD_10K 贴片电阻 RES_SMD_2K 贴片电阻 RES_SMT 贴片电阻 RES_Sensor SMG12 1.2寸1 STC8G1K08-TSSOP20 SW TM1620 TYPEC_CHARGE 6pin UART_3PIN
LCD128x64 LCD1602 数码管等常用功能显示模块软件资料9个合集,包括DEMO软件+技术文档资料。 128x64液晶显示模块.rar 128X64液晶资料.rar 1602液晶资料.rar 两位数码管显示模块.rar 八位数码管显示模块.rar 六位数码管显示模块.rar 四位数码管显示模块.rar 电压表模块.rar 电流表模块.rar
基于Xilinx BASYS开发板,利用ISE软件Verilog语言编写的简单时钟,可以暂停以及设置时间。因为该开发板只有4个数码管,所以只有分秒的显示。如果为其他开发板,修改ucf文件即可。
2021-12-11 20:12:29 262KB FPGA BASYS Verilog ISE
1
51单片机交通灯程序,控制数码管、定时器的使用。
2021-12-11 18:51:46 18KB 51单片机 交通灯 控制数码管
1
针对分水岭算法对噪声敏感和易于产生过分割的问题,提出运用顶帽变换对图像进行Ostu局部阈值处理,改善光照不均和噪声对图像分割的影响;采用多尺度形态学梯度,解决结构元素的形状和尺寸对梯度图像产生的影响。实验结果表明,该算法既能有效地分割粘连颗粒,又能有效抑制过分割现象。
2021-12-11 16:55:04 492KB 数码影像
1
单片机数码管 密码锁 矩阵键盘
2021-12-11 11:00:08 70KB 单片机 数码管 密码锁
1