模拟电子Multisim仿真实验，共121个文件； 数字电子Multisim仿真实验，共134个文件。

实验1使用网络协议分析仪Wireshark分析数据链路层帧结构.docx 实验2使用网络模拟器packetTracer和交换机的基本配置与管理.docx 实验3交换机划分Vlan配置.docx 实验4路由器的基本配置.docx 实验5网络常用命令.docx 实验6路由器RIP动态路由配置.docx 实验7-1分析IP报文结构.docx 实验7-2分析TCP特性.docx 实验8基于SOCKET的网络编程.docx

西南交通大学-铁路信号基础实验 了解铁路信号工程制图的基本方法 掌握 CAD 制图软件的简单用法 掌握四线制 ZD6 转辙机控制电路的原理 掌握信号机点灯电路的原理 了解车站信号平面布置图的基本绘制流程 掌握信号机、道岔、轨道电路在车站中的布置原则 包含西南交通大学铁路信号基础这门课程中实验报告中要求画的转辙机电路，信号机点灯电路，车站信号平面图的cad 内容为个人所作，内容仅供参考

CPS验证与评价实验1,2,3.zip

实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 半加器的设计： 半加器表达式：进位：co=a and b 和：so=a xnor ( not b ) 半加器原理图如下： 全加器的设计: 全加器原理图如下：…………………………………………………………………………………………………………………………………………………………

基于单片机的压力传感器实验.doc

误差理论虚拟实验平台 本项目目录结构 Assets ├─3rd // 第三方组件 │ └─Plugins // dll库 ├─Resources // 资源包，主要为Prefab预制体 │ ├─Audios │ ├─Environment │ ├─Instruments // 测量仪器资源 │ ├─Objects // 内置待测物体资源 │ └─UI // UI资源 ├─Scenes // 场景，只有MainScene会打包 └─Scripts ├─3rd ├─Game │ ├─Instruments // 仪器逻辑 │ └─UI // UI 逻辑 ├─Ma

该文件包和“”F3--FPGA读写EEPROM实例2022-12-12“对应，其中eep_picture文件中存放了很多文章用到的素材图片，“AT24C04C-AT24C08C-I2C-Compatible-Two-Wire-Serial-EEPROM-4-Kbit-8-Kbit-20006127A”是本例用到的ATMEL的eeprom的芯片手册，CH14IICRT.zip是本例的vivado工程文件，UM10204.pdf是IIC官方协议手册；M24C64-RDW6TP.pdf是ST的一款EEPROM芯片，请结合文章F3--FPGA读写EEPROM实例2022-12-12一起学习。

适用于Visual Studio 2017的μC/ OS-II 修改自Micrium官网适应给VS2017源码，加入卢有亮的《嵌入式实时操作系统μC/ OS原理与实践》移植代码中的实验示例。 包含的MICRIUM产品版本 uC / OS-II v2.92.13 uC / OS-III v3.06.02 uC / CPU v1.31.01 uC / LIB v1.38.02 IDE环境要求 Visual Studio v2017版 VS解决方案文件路径 Microsoft / Windows /内核/OS2/VS/OS2.sln Microsoft / Windows /内核/OS3/VS/OS3.sln 使用说明 在Visual Studio：上方路径的文件 在项目上点快捷，清理已编译的文件 修改Windows SDK Version为可用的版本， 10.0.17134.0 编译并

计算机网络 实验 NS2 详细文档 环境搭建与配置