ADC接口 说明：该项目为Terasic De0 Nano上的TI 模数转换器（ADC）芯片提供了一个串行（SPI）到存储器的映射接口。 ADC芯片具有用于模拟读数的16时钟SPI协议。 在内部，此Verilog实现可保存当前时钟周期的计数。 当时钟周期为2、3、4时，它将在DOUT SPI接口上发送地址位。 当时钟周期为4-15时。 此实现会将模拟读数读入移位寄存器。 读取所有12位数据后，它将把读数存储到具有8个地址的内部存储器中，该地址可以由另一个模块读取。 项目状态/待办事项 编译方式 模拟的 在De0 Nano中确认 项目设置 该项目是与quartus II一起开发的。 执照 BSD

xilinx fpga PCIe IP核DMA传输参考代码。

基准电压源、运放、电流源、ADC、DAC、PLL锁相环cadence模拟ic仿真工程实例，可以做为你的学习参考。

适合对STM32F1系列（芯片为stm32f103c8t6）对ADC,DMA的初学者使用，对理解代码结构以及外设的读取有更深入的了解，工程文件已调试完成，可以直接下载使用

通过STM8S003单片机ADC采样，将采样的数据经过10种不同的滤波方法滤波，然后将滤波后的数据通过串口发送出来，比较10种滤波方法的差异。

任务之一

应用stm32以最简单的方式实现LCD12864屏幕从接线、原理到亮起来再到实现将ADC采样光敏电阻的值显示在屏幕上！

高速双路ADC AD9280 FPGA读写实验 Verilog设计源码Quartus工程文件，ADC芯片选用AD9280 ，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module hs_dual_ad( input sys_clk , //AD0 input [9:0] ad0_data , //AD0数据 input ad0_otr , //输入电压超过量程标志 output ad0_clk , //AD0(AD9280)采样时钟 output ad0_oe , //AD1 input [9:0] ad1_data , //AD0数据 input ad1_otr , //输入电压超过量程标志 output ad1_clk , //AD1(AD9280)采样时钟 output ad1_oe ); //***************************************************** //** main code //***************************************************** // ad0_oe=0,正常模式；ad0_oe=1,高阻 wire clk_50m; assign ad0_oe = 1'b0; assign ad1_oe = 1'b0; assign ad0_clk = ~clk_50m; assign ad1_clk = ~clk_50m; pll u_pll( .inclk0 (sys_clk), .c0 (clk_50m) ); endmodule

随着ADC的供电电压不断降低，且输入信号摆幅不断降低，对输入信号共模电压的精确控制显得越来越重要。交流耦合输入相对比较简单，而直流耦合输入就比较复杂。典型的例子是正交下变频(混频器)输出到ADC输入的电路设计。混频器输出的是差分信号，其共模电压误差往往比较大，在送到ADC输入端之前需要进行滤波并且要把直流电平转换到ADC输入所需的电平上。这样的设计就比较有挑战性。 　　在放大器输出端和ADC输入端之间，往往需要二阶滤波电路。一方面，需要在ADC输入管脚前面放置电容来吸收ADC内采样保持电路的开关干扰。另一方面，需要在放大器输出端放置电阻或电感来隔离这个容性负载，从而确保放大器的输出稳定。设计

基于STM32F4的ADC采集，SPI通信，双机，