基于FPGA直流电机的速度闭环PID控制，采用硬件描述语言实现直流电机速度控制系统的设计，主要完成以下功能：电机加速、电机减速、电机定速及速度检测等功能的实现。
2019-12-21 21:45:42
2KB
1
AES为分组密码，分组密码也就是把明文分成一组一组的，每组长度相等，每次加密一组数据，直到加密完整个明文。在AES标准规范中，分组长度只能是128位，也就是说，每个分组为16个字节（每个字节8位）。密钥的长度可以使用128位、192位或256位。
2019-12-21 21:44:37
23KB
1
详细讲解fpga硬件电路设计设计方法进阶，对应潘松verilogHDL第五版，硬件电路从中级到高级设计。详细讲解fpga硬件电路设计设计方法进阶，对应潘松verilogHDL第五版，硬件电路从中级到高级设计。详细讲解fpga硬件电路设计设计方法进阶，对应潘松verilogHDL第五版，硬件电路从中级到高级设计。
2019-12-21 21:43:58
1.57MB
1
功能：输入多个8bit数据，输出16bitCRC值，用的多项式是CRC8005，通过修改例程中的某字节（程序中有注明），可以实现CRC1021
2019-12-21 21:42:32
199KB
1
这是一个4位加减法器，具有在SWORD板上输入输出的能力。需要Xilinx或ISE 14.7进行打开。可以直接在板上运行，通过开关控制输入，并在7段数码管上输出。
2019-12-21 21:35:50
299KB
1
内容包括：集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发需遵循的原则、基本方法、实用技术、设计经验与技巧。依据数字集成电路系统工程开发的要求与特点，利用Verilog HDL对数字系统进行建模、设计与验证，对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解。
2019-12-21 21:33:47
100MB
1
内容包括：集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发需遵循的原则、基本方法、实用技术、设计经验与技巧。依据数字集成电路系统工程开发的要求与特点，利用Verilog HDL对数字系统进行建模、设计与验证，对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解。
2019-12-21 21:33:47
32.51MB
1