有计算机数据表示实验的1-9关：复制文本，放进头歌，满分过
第1关汉字国标码转区位码实验
第2关汉字机内码获取实验
第3关偶校验编码设计
第4关偶校验解码电路设计
第5关16位海明编码电路设计
第6关16位海明解码电路设计
第7关海明编码流水传输实验
第8关16位CRC并行编解码电路设计
第9关CRC编码流水传输实验
2021-12-29 13:00:48
408KB
有运算器设计的1-11关：复制代码，放进头歌，满分过
第1关8位可控加减法电路设计
第2关CLA182四位先行进位电路设计
第3关4位快速加法器设计
第4关16位快速加法器设计
第5关32位快速加法器设计
第6关5位无符号阵列乘法器设计
第7关6位有符号补码阵列乘法器
第8关乘法流水线设计
第9关原码一位乘法器设计
第10关补码一位乘法器设计
第11关MIPS运算器设计
2021-12-29 11:03:35
541KB
第1关：7段数码管驱动电路设计
实验内容
在 logisim 中打开实验资料包中的 RGLED.circ 文件，在数码管驱动子电路中实现对应功能。
全部1-12关的代码，全对代码！！！
2021-12-24 21:00:12
308KB
数字逻辑---交通灯系统设计(HUST），全部12个关卡的答案，绝对正确，麻烦下载后感觉好的家人们给个好评。
2021-12-21 15:02:17
283KB
运算器设计(HUST)全部12关的答案，保证正确，各位老爷要是觉得资源好的话，可不可以给个好评
2021-12-21 15:02:16
739KB
本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容
2021-12-12 09:08:41
532KB
第1关--汉字字库存储芯片扩展实验
第2关--MIPS寄存器文件设计
第3关--MIPS RAM设计
第4关--全相联cache设计
第5关--直接相联cache设计
第6关--4路组相连cache设计
第7关--2路组相联cache设计
2021-12-09 13:08:30
1.82MB
本实训项目帮助学生理解定长指令周期三级时序系统的设计，能利用该时序构造硬布线控制器，支持5条典型MIPS指令在单总线CPU上运行，最终CPU能运行内存冒泡排序。
第1关MIPS指令译码器设计
第2关定长指令周期---时序发生器FSM设计
第3关定长指令周期---时序发生器输出函数设计
第4关硬布线控制器组合逻辑单元
第5关定长指令周期---硬布线控制器设计
第6关定长指令周期---单总线CPU设计
2021-12-06 13:06:49
250KB