根据chm版, SystemVerilog3.1a语言参考手册.chm, 将它转化成PDF版, PDF更利于阅读, 标注, 高亮等. 虽然是3.1版, 但大部分sv特性已经被覆盖到. 原文附注: 文档版本:v0.0.00Beta 更新日期:2006-05-21 本译文仅为学习及提供更多信息之目的,任何人不得将其用作商业用途。除非特别声明,原文版权归作者所有,如有转摘请注明原作者以及译者(FPGA技术网)信息。本译文会不断更新,要获得本译文的最新版本请查看本文的在线版本SystemVerilog 3.1a 语言参考手册。 由于时间及译者水平所限,译文中的错误在所难免。如果您对本主题有何建议或意见,请登陆FPGA开发者家园提交,让我们共同完善这项工作,您的参与是我们前进的动力。
2019-12-21 21:11:32 10.44MB System Verilog 中文
1
业界通用验证方法学。包内包括userguide, reference, source code, examples.
2019-12-21 19:51:41 2.65MB UVM 验证方法学
1
12V,1A直流稳压电源设计文件(multisim)
2019-12-21 19:29:27 185KB 稳压电源 multisim
1