于永磁同步电机复矢量模型，对转子磁场定向矢量控制下电流控制器的高速性能进行分析。针对励磁电流分量和转矩电流分量之间的耦合问题，运用串联解耦控制理论，提出一种偏差解耦控制方法，并与传统的反馈解耦控制方法进行了对比
2023-05-02 23:41:12
1.6MB
1
P2P文件传输功能使用 simple-filer(一个JavaScript库), 这也是本人写的一个webRTC工具
2023-05-02 18:20:41
1.94MB
1
166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。
2023-04-26 14:46:16
85.99MB
1
道路马路交通标志标识牌标线设施CAD施工图马路高速公路CAD图库
交通标识CAD图
仅图库，无其他，暂不提供技术支持，请知悉。
图库、图库、图库，觉得有用的话就下载吧
2023-04-20 22:21:35
50.45MB
1
在数字通信系统的数据传输中 ， 多数通信数据为串行方式， 而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输， 或者将并行传输的数据变换成串行传输， 这时就需要串并/并串转换器。
在此介绍了串并/并串转换器基本原理， 并通过 Quartus Ⅱ 仿真平台进行仿真验证， 最后下载到 FPGA 芯片 EP1K30QC208⁃2实现了串并/并串转换器的设计， 仿真及实验结果表明采用此设计方案是可行的
2023-04-19 09:29:12
1.38MB
1
本模块主要是ADC采集信号波形进行峰值检测，主要是检测单音信号或者脉冲信号中的所有峰峰值信号（对噪声大信号适用性不是很好），并记录峰值点的位置；
主要是对并行数据排序处理，本例程是处理 2Gsps adc 输入到FPGA中的8路并行数据，data_1~data_8（点顺序是data_1最先出来，依次排序，data_8是一个时钟并行数据最后点）, 同时寄存 比data_1之前一点数据 adc_data_first；寄存data_8之后晚一点数据adc_data_end；这样有助于data_1和data_8这两点边界检测；其中主要思想是抽取连续三点进行比较，检测三个点中中间位置数是否是峰值，如果是就对其保留输出，并记录此峰值位置（16位计数器，采集长度也是16位，这个是不固定可以更改）；温馨提示本例程是连续3点检测，读者也可以进行连续5点检测，检测有效会比3位更好；此例程较为简单，本例程只是参考，提供一种思路，有不足之处多多指教~
2023-04-14 15:54:17
3KB
1
MDK530+Keil_V960a，keil ARM和C51最新版本合辑，避免官网高速下载
附带官网下载地址：https://www.keil.com/download/product/
2023-04-13 15:32:46
943.38MB
1
摘 要： 提出了一种基于DSP的高速数据采集系统的设计方案，对其中高速A/D、高速缓存、DSP控制以及数据通讯接口等内容进行了讨论，提出了更为有效的同步控制方式。该设计方案电路简单、可进行多通道扩展、具有一定的通用性。 在电子测量中，常常需要对高速信号进行采集与处理。例如，在光传感技术中，对光脉冲散射信号的测量；在雷达工程中，对电磁脉冲信号的测量等，就需要对高速信号进行采集与处理，而且对此类高速信号的测量，往往对数据采集与处理系统提出严格的要求。本文设计并实现了一种基于DSP的高速数据采集与处理系统。该设计方案电路简单、可*性好、具有一定的通用性、可以进行多通道扩展。系统主要包括高速A/D、
2023-04-11 17:25:11
189KB
1