RTL（Register Transfer Level）设计
利用硬件描述语言，如verilog，对电路以寄存器之间的传输为基础进行描述
综合：
将RTL级设计中所得的程序代码翻译成实际电路的各种元器件以及他们之间的连接关系，可以用一张表来表示，称为门级网表（Netlist）。
STA（Static Timing Analysis，静态时序分析）：
套用特定的时序模型（Timing Model），针对特定电路分析其是否违反设计者给定的时序限制（Timing Constraint）
整个ASIC设计流程都是一个迭代的流程，在任何一步不能满足要求，都需要重复之前步骤，甚至重新设计RTL代码。
模拟电路设计的迭代次数甚至更多。。。
2023-04-18 13:39:45
1.54MB
1