【晶闸管交流调速系统】是一种电力电子技术在电机控制领域的应用，主要涉及晶闸管调速技术，包括两种常见的方法：绕线式异步电动机晶闸管串级调速和单相交流电阻负载调压。这两种方法都是通过改变电动机的电源电压来调整电动机的转速，以适应不同工作场合的需求。 1. **绕线式异步电动机晶闸管串级调速**： - 这种调速方式在转子回路中串联晶闸管逆变器，通过引入附加可调电势来控制电机转速。 - 转子在不同转速下产生的转差频率电压经过三相不控桥式变流器变为直流电压，再经全控桥式变流器实现有源逆变，将电能馈送回电网，改变逆变角大小，从而改变馈送回电网的电能量，以此调整电机转速。 - 转子回路的电压平衡关系是1.35SE20=1.35U21cos β，其中S是转差率，E20是转子不动时的开路线电势，U21是逆变变压器副边绕组线电压有效值，β是逆变角。改变逆变角直接影响电机转速，角度增大，电机转速降低；角度减小，电机转速升高。 2. **单相交流电阻负载调压**： - 这种方法利用晶闸管进行相位控制，通过调整控制角来调节负载上的电压。 - 在交流电压的正半周，VT1导通，部分交流电压加在负载R上。随着交流电压变负，VT1自然关断，负载电压电流为零。正向过零点时，VT2导通，继续控制负载电压。 - 输出电压有效值U0与控制角α有关，且负载电流与电压波形同相。功率因数与α相关，α越大，输出电压越低，功率因数也越低，同时输出电压呈现有缺口的正弦波，含有高次谐波。 3. **调速机械特性**： - 电磁转矩Tem与定子电压U1的平方成正比，最大转矩Tm同样与U1的平方成正比。 - 转差率S随电压降低而增大，从而达到调速目的。降低电压使得电机转速下降，转差率增加，转子感应电势增大，维持新的平衡状态，电机在较低转速下稳定运行。 这些技术在实际的电力拖动系统中有着广泛的应用，能够根据负载特性灵活调整电动机的运行速度，提高工作效率和系统稳定性。在课程设计中，学生需要掌握晶闸管的工作原理、调速系统的构建和控制策略，同时分析系统的性能，包括机械特性图、效率和功率因数等参数。参考书籍如《电力电子技术》、《电机与拖动基础》和《电力电子习题集》可以提供更深入的学习资源。

一、实验目的 1、掌握中规模集成计数器的逻辑功能及使用方法。 2、了解集成计数器的扩展及应用。 二、实验器材 1、数字电子实验箱 2、同步十进制可逆计数器74LS192×2;2输入四与门74LSO0×1 三、实验原理 计数器是数字系统中的重要组成部分，主要用于统计输入脉冲的数量。本次实验“计数器及其应用”旨在让学生掌握中规模集成计数器的逻辑功能和使用方式，并了解其扩展和应用。实验中使用的器材包括数字电子实验箱，以及同步十进制可逆计数器74LS192和2输入四与门74LS00。 74LS192是一款十进制同步可逆计数器，它可以执行加法和减法计数。计数器的特性包括异步清零（CR）、异步置数（L-D）、加计数脉冲输入（CPu）和减计数脉冲输入（CPD）。此外，它还具有数据输入端（D3, D2, D1, D0）和计数输出端（Q3, Q2, Q1, Q0），以及非同步加计数进位输出端（C-O）和非同步减计数借位输出端（B-O）。通过这些功能，74LS192可以实现多种计数模式，例如清零、置数、保持、加计数和减计数。 在实验中，学生可以通过74LS192的级联扩展来增加计数范围。例如，将两片74LS192级联可以构建一个100进制计数器。在这种级联结构中，低位计数器的进位输出端（C-O）或借位输出端（B-O）可以驱动高位计数器的计数脉冲输入，从而实现更高位的计数。在加法计数过程中，低位计数器每计满10个数，高位计数器就会加1，以此类推，可以构建更大范围的计数系统。 计数器的分类主要有基于计数进制（如二进制、十进制、任意进制）和计数趋势（加法、减法、可逆计数）两种方式。同步计数器和异步计数器的区别在于触发器翻转与计数脉冲同步与否。集成计数器因其低功耗和小巧的体积，在各种数字系统中广泛应用。 通过这个实验，学生不仅可以了解计数器的基本工作原理，还能学习如何操作和扩展计数器，从而更好地理解数字系统的时序电路设计。此外，实验报告应包括实验目的、所用设备、实验内容、操作步骤、数据记录、处理和结果，以及讨论部分，以加深对计数器应用的理解和思考。讨论部分可以涵盖实验中遇到的问题、解决方案以及对未来实验的展望，以促进理论与实践的结合，提高学生的分析和解决问题的能力。

《高频电子线路》是电子工程领域的一门重要课程，它主要研究的是在高频率范围内的电子信号处理和传输。这门课程涵盖了多个关键知识点，包括电磁理论、微波工程、射频技术、天线原理以及无线通信的基础。下面将详细阐述这些主要知识点。 一、电磁理论 电磁理论是高频电子线路的基础，它包括电磁场的基本概念、麦克斯韦方程组、电磁波的传播特性等。理解电磁场如何产生和传播，对分析高频电路中信号的传输至关重要。其中，电磁波的频率、波长与速度的关系（c=λf）以及阻抗的概念（如特性阻抗）是高频设计中的基础。 二、微波工程 微波工程涉及到微波器件的设计和应用，如微波滤波器、微波放大器、混频器、调制器等。微波网络分析理论，如S参数、Y参数和Z参数，是理解和设计这些器件的关键。此外，微波电路的分布参数效应，如电感、电容和互感，也是高频设计中的重要考虑因素。 三、射频技术 射频技术主要包括射频电路的设计和射频系统的构成。射频放大器（如低噪声放大器、功率放大器）的性能指标，如增益、噪声系数、输出功率、线性度等，是射频系统性能的关键。同时，了解射频调制和解调原理（如AM、FM、PM）对于理解无线通信的基础非常必要。 四、天线原理 天线是高频信号发射和接收的重要设备，其设计涉及到天线的辐射特性、增益、方向图、极化方式等。天线与馈线的匹配（如阻抗匹配）是保证信号有效传输的关键。同时，天线阵列的概念和应用，如相控阵天线，也是高频通信中提高信号定向性和传输距离的重要手段。 五、无线通信基础 无线通信是高频电子线路应用的一个重要领域，包括无线通信系统架构、调制解调技术、多址接入技术（如FDMA、TDMA、CDMA）以及编码和解码策略。理解信道模型和信道衰落对无线通信的影响，以及如何通过错误控制编码（如卷积码、Turbo码、LDPC码）来改善通信质量，是无线通信系统设计的核心。 《高频电子线路》的知识体系广泛而深入，涉及了电磁理论、微波工程、射频技术、天线原理以及无线通信等多个方面。学习这门课程，不仅能提升对高频信号处理的理解，也能为进入无线通信、雷达系统、卫星通信等领域打下坚实基础。通过理论学习与实践操作相结合，可以逐步掌握高频电子线路的设计和分析能力。

按照1、添加元器件列表，选择元器件分类 2、设置每个元器件详细属性（工具中详细数据绿色部分）3、小工具会自动计算出器件单个失效率，并进一步计算失效率合计 and MTBF

### 电子科技大学计算机组成原理实验课1-实验4：中小规模时序逻辑设计 #### 实验背景及目标 本实验是电子科技大学计算机组成原理课程的一部分，主要针对中小规模时序逻辑设计这一主题展开实践教学。实验的目标是让学生通过具体操作熟悉和掌握74x161计数器的功能及其应用，尤其是如何利用该计数器实现不同模值的计数器设计。通过本实验，学生可以深入理解时序逻辑电路的基本原理，并能够运用这些原理来解决实际问题。 #### 实验重点内容解析 **1. 74x161计数器的逻辑功能** - **异步清零**: 当CLEAR端口接收到低电平(0)时，无论其他输入端的状态如何，计数器都会被清零。 - **同步并行置数**: 在时钟脉冲的上升沿到来时，如果LOAD端口处于低电平(0)，则计数器会将并行输入端D、C、B、A的数据加载到计数器中。 - **二进制同步加法计数**: 当CLEAR端口处于高电平(1)，LOAD端口也处于高电平(1)，且Enable P和Enable T都处于高电平(1)时，计数器会根据输入的时钟脉冲信号进行加法计数。 - **保持功能**: 当COUNT端口处于高电平(1)，LOAD端口也处于高电平(1)，但Enable P或Enable T之一处于低电平(0)时，计数器将保持当前状态不变。 **2. 实验内容分析** - **测试单个74x161计数器**: 使用1Hz时钟信号作为输入，通过LED灯显示计数器的状态变化，验证其基本逻辑功能。 - **级联两片74x161实现模256计数器**: 通过将一片计数器的进位输出(RCO)连接到另一片计数器的时钟输入(CLK)，从而实现模256计数器的设计。 - **实现模6和模10计数器**: 通过对74x161计数器的适当修改，如使用非门、或门等小规模逻辑门电路，设计出特定模值的计数器。 - **实现模60计数器**: 将两个不同模值的计数器级联起来，一个负责模6计数，另一个负责模10计数，最终通过适当的电路连接实现模60计数器。 **3. 实验原理详解** - **74x161计数器的逻辑功能**: - **Clock**: 时钟脉冲输入端，通常在上升沿触发计数操作。 - **CLEAR**: 异步清零端，当此端为低电平时，计数器会被清零。 - **LOAD**: 同步置数端，用于加载数据。 - **Enable P/Enable T**: 计数器工作状态控制端，用于控制计数器的工作模式。 - **D~A**: 数据输入端，用于同步置数操作。 - **RCO**: 进位信号输出端，用于级联多个计数器。 - **QD~QA**: 输出端，表示计数器的当前状态。 - **实验设计要点**: - **级联设计**: 通过将一个计数器的进位输出连接到下一个计数器的时钟输入来实现更高模值的计数器。 - **非门、或门等小规模逻辑门的应用**: 在设计特殊模值的计数器时，可以使用这些逻辑门来改变计数器的行为，例如在达到特定值时重置计数器。 - **组合逻辑设计**: 根据所需计数器的功能，设计合适的逻辑电路来满足需求。 **4. 实验器材** - 数字逻辑实验箱 - 74HC04（非门） - 74HC32（或门） - 74HC00（与非门） - 74HC86（异或门） - 74HC153（数据选择器、多路复用器） - 74HC161 计数器 2 片 **5. 实验步骤** - **查阅资料**: 查阅74x161的数据手册，了解其功能。 - **连接电路**: 根据实验内容连接输入和输出导线。 - **观察结果**: 观察指示灯的显示是否符合预期。 - **组合逻辑设计**: 设计输出的与或式，根据实验箱上的实际芯片进行逻辑表达式的变换。 - **测试功能**: 测试电路是否完成了相应的逻辑功能。 **6. 实验数据记录** - 对于每种计数器的设计，都需要记录实际的测试数据，并与理论值进行对比。 **7. 结论** 通过本次实验，学生不仅掌握了74x161计数器的基本功能和使用方法，还学会了如何利用该计数器和其他逻辑门设计出不同模值的计数器。此外，实验还锻炼了学生的实践能力和逻辑思维能力，为进一步学习更复杂的时序逻辑电路打下了坚实的基础。

### 电子科技大学计算机组成原理实验课1—实验3：Verilog组合逻辑设计 #### 实验概述 本次实验主要围绕组合逻辑电路的设计与实现展开，利用Verilog硬件描述语言结合ISE软件进行具体操作。通过三个典型实例——3-8译码器、4位并行进算加法器以及两输入4位多路选择器的设计与仿真，深入理解组合逻辑电路的工作原理及其在实际应用中的重要性。 #### 实验目的 1. 掌握使用ISE软件进行硬件电路设计的基本流程。 2. 熟悉Verilog语言，并能够运用其完成组合逻辑电路的设计。 3. 学会编写仿真测试代码，验证电路功能的正确性。 #### 实验内容详解 ##### 1. 3-8译码器的设计与实现 - **原理**：3-8译码器是一种常见的数字电路组件，用于将三位二进制输入转换为八个独立的输出线之一。当输入特定的三位二进制码时，对应的输出线被激活，其余输出线保持非活动状态。本次实验使用的74x138译码器是一种输出低有效的3-8译码器，即当输入有效时，输出端中仅有一个为低电平(0)，其他均为高电平(1)。 - **真值表**： | G1 | G2A_L | G2B_L | C | B | A | Y7_L | Y6_L | Y5_L | Y4_L | Y3_L | Y2_L | Y1_L | Y0_L | |----|-------|-------|---|---|---|------|------|------|------|------|------|------|------| | x | 1 | x | x | x | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | 1 | x | 1 | x | x | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | | ...| ... | ... |...|...|...| ... | ... | ... | ... | ... | ... | ... | ... | - **函数表达式**： - \(Y0_L=(G \cdot C’ \cdot B’ \cdot A’)\) - \(Y1_L=(G \cdot C’ \cdot B’ \cdot A)\) - \(Y2_L=(G \cdot C’ \cdot B \cdot A’)\) - \(Y3_L=(G \cdot C’ \cdot B \cdot A)\) - \(Y4_L=(G \cdot C \cdot B’ \cdot A’)\) - \(Y5_L=(G \cdot C \cdot B’ \cdot A)\) - \(Y6_L=(G \cdot C \cdot B \cdot A’)\) - \(Y7_L=(G \cdot C \cdot B \cdot A)\) - **逻辑电路图**：根据上述函数表达式，绘制出3-8译码器的逻辑电路图。 ##### 2. 4位并行进位加法器的设计与实现 - **原理**：并行进位加法器是一种能够同时计算多位数字加法的组合逻辑电路。4位并行进位加法器由多个一位全加器级联而成，每个全加器接收两个输入位及一个来自低位的进位位，并产生一个输出位和一个新的进位位。本次实验中，进位生成函数和进位传递函数分别为\(G_n = A_nB_n\)和\(P_n=A_n+B_n\)。 - **函数表达式**： - 进位生成函数：\(G_n = A_nB_n\) - 进位传递函数：\(P_n=A_n+B_n\) - 进位信号：\(C_n=G_n+P_nC_{n-1}\) - 结果信号：\(S_n=C_{n-1}⊕(A_n⊕B_n)\) - **逻辑电路图**：根据以上公式，设计出4位并行进位加法器的逻辑电路图。 ##### 3. 两输入4位多路选择器的设计与实现 - **原理**：多路选择器是一种可以根据控制信号从多个输入中选择一个输出的组合逻辑电路。本实验中的2输入4位多路选择器有两条数据输入通道和一条控制信号输入，根据控制信号的不同选择一条数据通道作为输出。 - **真值表**： | D0 | D1 | S | Y | |----|----|---|---| | 0 | 0 | 0 | 0 | | 0 | 0 | 1 | 0 | | 0 | 1 | 0 | 0 | | 0 | 1 | 1 | 1 | | 1 | 0 | 0 | 1 | | 1 | 0 | 1 | 0 | | 1 | 1 | 0 | 1 | | 1 | 1 | 1 | 1 | - **函数表达式**：\(Y = S' \cdot D_0 + S \cdot D_1\) - **逻辑电路图**：根据上述真值表和函数表达式，绘制出两输入4位多路选择器的逻辑电路图。 #### 实验器材 - PC机 - Windows XP操作系统 - Xilinx ISE 14.7开发工具 #### 实验步骤 1. **建立新工程**：在ISE软件中创建新的工程项目。 2. **原理图或代码输入**：根据实验内容，使用Verilog语言编写相应的电路设计代码。 3. **设计仿真**：编写仿真测试代码，对电路进行功能验证。 #### 关键源代码 - **74X138 译码器** - **设计代码**：直接在ISE中输入3-8译码器的Verilog代码。 - **仿真测试代码**：编写测试代码，设置不同的输入值并观察输出变化。 - **仿真结果**：通过仿真结果分析译码器的功能是否正确。 - **4位并行进位加法器 74X283** - **设计代码**：使用Verilog语言编写4位并行进位加法器的代码。 - **仿真测试代码**：编写测试代码，验证加法器的功能正确性。 - **仿真结果**：通过仿真结果分析加法器的功能是否正确。 通过这次实验，学生不仅能够掌握Verilog语言的基本语法，还能深入了解组合逻辑电路的设计原理和工作方式，为进一步学习更复杂的数字系统设计打下坚实的基础。

### 电子科技大学计算机组成原理实验课1—实验2：中小规模组合逻辑设计 #### 实验背景及目标 本次实验属于电子科技大学计算机组成原理课程的一部分，旨在通过实践操作帮助学生掌握中小规模组合逻辑电路的设计方法。实验的具体目标包括： 1. **理解并掌握不同基本逻辑门（非门、或门、与非门、异或门）的功能**：通过实际操作，学生将学会如何使用这些基础逻辑元件构建更复杂的电路。 2. **熟悉常见逻辑门电路的引脚布局和使用方法**：了解各种逻辑门芯片（如74HC系列）的实际应用，掌握其正确的连接方式。 3. **利用中小规模逻辑门设计组合逻辑电路**：通过设计具体的逻辑电路（如数据比较器、多数表决器），深化对组合逻辑电路设计原理的理解。 #### 实验内容详解 本实验分为几个主要部分，包括基本逻辑门的测试、一位数据比较器的设计、3输入多数表决器的设计等。 ##### 逻辑门功能测试 1. **非门（NOT Gate）**： - **逻辑功能**：输入为`1`时，输出为`0`；输入为`0`时，输出为`1`。 - **芯片型号**：74HC04 - **芯片构成**：一个74HC04芯片包含6个非门。 - **引脚排列**：见实验资料中的图1。 2. **或门（OR Gate）**： - **逻辑功能**：当至少有一个输入为`1`时，输出为`1`；所有输入都为`0`时，输出为`0`。 - **芯片型号**：74HC32 - **引脚排列**：见实验资料中的图2。 3. **与非门（NAND Gate）**： - **逻辑功能**：仅当所有输入都为`1`时，输出为`0`；其他情况下，输出为`1`。 - **芯片型号**：74HC00 - **引脚排列**：见实验资料中的图3。 4. **异或门（XOR Gate）**： - **逻辑功能**：当两个输入不同时，输出为`1`；输入相同时，输出为`0`。 - **芯片型号**：74HC86 - **引脚排列**：见实验资料中的图4。 5. **数据选择器/多路复用器**： - **芯片型号**：74HC153 - **功能**：该芯片含有两个4选1数据选择器，可根据选择信号（A和B）从四个输入中选出一个作为输出。 - **引脚排列**：见实验资料中的图5。 ##### 一位数据比较器设计 - **功能需求**：输入为A、B两个位，输出三个信号，表示A>B、A=B、AB | A=B | AB \)（AGTB_L）：\( \overline{A\overline{B}} \) - \( A=B \)（AEQB_L）：\( \overline{A\oplus B} \) - \( A

2025-06-04 21:37:36 4.29MB

1