XILINX-时序约束使用指南中文

内含XILINX关于时序约束的官网文档（英文），以及两份时序约束经典透彻中文教程。

通过 UART 的接口发送命令来读写 SDRAM 命令格式如下： 00 02 0011 1111 2222 00： 写数据 02： 写个数 0011： 写地址 1111 2222： 写数据， 是 16 bit， 每写完一个数据，向串口发送 FF 回应； 输出： FF FF 01 03 0044 01: 读sdram 03： 读的个数 0044: 读的地址 输出： xxxx xxxx xxxx sdram 在 0044 0045 0046 处的数据； sdram 使用的是 K4S161622D.pdf 系统时钟 25m， 通过 PLL 得到 SDRAM clk 100m sdram controller clk 100m， 前者相对后者2ns 相移

xilinx ug1292中文版资料，快速进行时序违例的处理，中文方便学习.

文档详细讲述时序约束的定义，并使用vivado结合例子讲解，适合初学者学习FPGA开发

QuartusII时序约束方法，Quartus II 系列资料，包括常用的sdc命令和约束的方法

FPGA设计经典时序约束培训，个人已读，收货颇多，强烈建议从事逻辑开发工作或者学生学习！

该文档详细介绍了时序约束的相关基本原理，同时在Altera的Quartus II软件下，具体给出了设置一个时序约束的过程步骤，对于想学习时序约束相关技术的人来说是一份非常有用的基础资料。

Xilinx时序约束指南，SDC编写指南 XILINX_时序约束使用指南中文.pdf sdc_command.pdf