1 8位可控加减法电路设计 2 CLA182四位先行进位电路设计 3 4位快速加法器设计 4 16位快速加法器设计 5 32位快速加法器设计 6 5位无符号阵列乘法器设计 7 6位有符号补码阵列乘法器 8 乘法流水线设计 9 原码一位乘法器设计 10 补码一位乘法器设计 11 MIPS运算器设计 全通关（放入logisim可查看电路，改成txt可上传代码

1 汉字字库存储芯片扩展实验 2 MIPS寄存器文件设计 3 MIPS RAM设计 4 全相联cache设计 5 直接相联cache设计 全通关（放入logisim可查看电路，改成txt可上传代码）

1 MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设计 全通关（放入logisim可查看电路，改成txt可上传代码）

实验三 中规模组合逻辑电路设计（二）（74LS283加法器应用） 1、用两个4位并行加法器和适当的逻辑门电路实现(X+Y)×Z,其中,X＝x2x1x0、Y＝y2y1y0、Z＝z1z0均为二进制。 2、仅使用2片283实现2位十进制数8421码到二进制码的转换。   实验四 中规模组合逻辑电路设计（一）（74LS138译码器和74LS74152/153应用） 1、  用3-8线译码器74LS138和适当的门电路设计三输入一致性检测电路。 2、  用8选1 多路复用器74LS152实现一个全加器。   实验五 触发器应用 1、用J-K触发器设计一个四分频器（即输出频率为输入频率的1/4）。 2、利用D触发器设计四人抢答电路。四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。 实验六时序逻辑电路设计 1、 设计一个模4可逆计数器。 2、 设计一个0011序列检测器。   实验7 中规模时序逻辑电路设计 1、 用74161设计一个模100计数器。 2、 用74194设计一个00011101序列信号发生器。   综合性、设计性实验 1、设计“串行8421BCD码检验器”，当8421BCD码0000～1001输入时，Z=0，非8421BCD码1010～1111输入时，Z=1；由低位到高位串行输入，每四个二进制数码为一组循环工作。 2、设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币自动给出一杯饮料；投入两元（两枚一元的硬币）硬币后，再给出饮料的同时找回一枚五角硬币。

内含课程设计指导书、部分源码、部分所需资料及已完成的实验报告

【2021计算机体系结构实验一报告】 1. 分析IF_STAGE、Control_Unit两个模块的代码，说明其在CPU运行过程中发挥的作用与工作原理，模块接口中各信号的含义。给出两个模块的仿真结果，结合测试脚本对仿真结果进行详尽分析说明； 2. 分析SCCPU（单周期CPU）代码，理解单周期CPU电路结构。对各部件模块，说明其功能，模块接口中各信号的含义。结合指令执行流程阐述单周期CPU的工作原理。给出SCCPU的仿真结果，结合inst_mem中指令序列进行详尽分析说明。并绘制符合所给代码的微架构图。

计算机学院开课的信号与系统分析实验报告两份，可用数据（图像），两份成绩均为90+

本资源为计算机组织与结构（计算机组成原理），包括理论部分和实验部分，理论部分包括考研408教材，南昌大学教材习题部分答案，南昌大学计组专用教材（内涵部分习题解答），实用性还是挺强的。实验部分包括南昌大学计组通用实验（应该全国好多高校都用的这种实验指导书），有指导书以及实验报告，实验部分最好作为参考，不可照搬~

一、实验题目 1、存储区域网络 二、实验目的 1、体会存储区域网络的基本概念（FC SAN , iSCSI）； 2、掌握开源存储服务器的使用； 3、掌握iSCSI实现IPSAN的方法

实验一 应变片电桥实验，实验二霍尔元件测转速，实验三PT100铂电阻温度特性实验，内容完整。