单总线CPU设计(定长指令周期3级时序)(HUST)
1 MIPS指令译码器设计
2 定长指令周期---时序发生器FSM设计
3 定长指令周期---时序发生器输出函数设计
4 硬布线控制器组合逻辑单元
5 定长指令周期---硬布线控制器设计
6 定长指令周期---单总线CPU设计
2021-06-10 16:00:46
28KB
单总线CPU设计
MIPS指令译码器设计
定长指令周期---时序发生器输出函数设计
硬布线控制器组合逻辑单元
定长指令周期---硬布线控制器设计
定长指令周期---单总线CPU设计
2021-05-27 15:01:00
481KB
1
MIPS指令译码器设计
2 定长指令周期---时序发生器FSM设计
3 定长指令周期---时序发生器输出函数设计
4 硬布线控制器组合逻辑单元
5 定长指令周期---硬布线控制器设计
6 定长指令周期---单总线CPU设
2021-05-22 15:44:30
538KB
1
山大软件学院17级计算机组成原理课程设计，包括八个基本实验、处理器实验、内存实验以及最后的非单总线设计，另外附带肥肠认真搞出来的指令集以及对应的指令流程。今年老师让做的扩展是累加、查找、排序等等，这里只做了累加和查找（查找没仔细验证，不过和累加一个难度的，老师就没检查），最后成绩A+优秀。另外，前八个基础实验的建议不用，用后面系统设计的元件，因为后来不合适做了一些改动。
2021-05-21 23:48:44
2.51MB
1
实现单总线多个DS18B20温度采集，自动搜索在线ID，定时器中断串口打印
2021-05-19 16:04:24
4.75MB
1
真正的51单片机单总线1个IO口挂载4个18B20，经试验验证成功，压缩包里面有实验图片，驱动代码，详见我的博客。http://hi.baidu.com/sunhao2210/blog/item/16d7e2500b2b0c2e43a75b65.html
资料制作整理不易给大家提供方便
2021-05-17 18:07:21
388KB
1
单总线CPU设计(定长指令周期3级时序)(HUST)1 MIPS指令译码器设计2 定长指令周期---时序发生器FSM设计3 定长指令周期---时序发生器输出函数设计4 硬布线控制器组合逻辑单元5 定长指令周期---硬布线控制器设计6 定长指令周期---单总线CPU设计
2021-05-13 11:40:54
33KB
1
Educoder平台，华中科技计算机组成原理实验单总线CPU设计(定长指令周期3级时序)(HUST)，自己做的，可以通过测试
2021-05-12 17:08:09
483KB
1