该段代码实现了DS18B20的温度测量,晶振11.0592M,难点在于延时程序。 本代码是我自己弄了三天才调试出来的,所以注释非常详细,而且还写明了一些调试的注意事项,实测当天温度为25.5度。该程序的写位、写字节,读位、读字节代码可以作为单总线通信的标准代码,本身也是借用的标准代码。
2021-07-06 10:31:48 5KB STC89C52 单片机 C语言 单总线
1
基于Verilog设计单总线8位ALU,含详细注释,功能包括算术运算:带进位加减法、不带进位加减法 逻辑运算:与、或、异或、同或 移位操作:左移、右移、清零、取反 结合https://blog.csdn.net/qq_42334072/article/details/105922149食用更佳
2021-07-05 15:33:43 66KB Verilog FPGA ALU
1
基于单总线的冷库温度监控系统设计[图],摘要:单总线技术以其线路简单、硬件数量少、软件设计简单优势而有着无可比拟的应用前景。文中设计的冷库温
2021-07-03 19:08:47 180KB 单总线
1
单总线CPU设计(现代时序)(HUST) 注意看里面说明书再做 里面有已经完成的图片明细,各位开始干把
2021-06-15 14:59:47 990KB 单总线CPU设计(现代时序)(H
1
华科计算机组成原理实验 单总线CPU设计(定长指令周期3级时序) logisim文件 educoder平台通关
2021-06-15 14:50:37 521KB 单总线CPU 三级时序
1
在stm32f103c8t6的环境下通过软件模拟单总线协议同时读取多个ds18b20温度传感器。代码自动在总线上搜寻设备并显示设备唯一ID。后通过ID值读出对应传感器的温度数据进行串口回显。
1
单总线CPU设计(定长指令周期3级时序)(HUST) 1 MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设计
2021-06-10 16:00:46 28KB 计算机组成
OneWire单总线
2021-06-05 02:23:00 17KB OneWire
1
单总线CPU设计 MIPS指令译码器设计 定长指令周期---时序发生器输出函数设计 硬布线控制器组合逻辑单元 定长指令周期---硬布线控制器设计 定长指令周期---单总线CPU设计
2021-05-27 15:01:00 481KB 单总线CPU设计(定长指令周期3
1
MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设
2021-05-22 15:44:30 538KB logisim
1