本资源包含了计算机组成原理课程最后的课程设计的所有相关资源、代码、PPT以及实验报告。其中包含了minisys的工程文件,打开即可看到,本课设还包含了外设的使用,也录制了相关使用外设的演示视频如蜂鸣器(音节和救护车声音)、七段数码管、数码管时钟等
1
logisim实现的单周期CPU
2021-04-07 17:02:53 110KB CPU logisim
1
中山大学单周期CPU源代码计算机组成原理
2021-03-08 21:03:49 11.51MB 中山大学 计算机组成原理 单周期CPU
1
内含CPU所有Verilog源码、论文详细解析,作业成绩为优秀 所有代码和论文皆为原创,严禁二次转载!
单周期CPU设计的文件,语言verilog,打开之后,可以用vivado直接跑,思路是正确的,具体的指令需要根据要求做小幅度调整
2020-01-03 11:32:46 1.31MB verilog CPU vivado
1
计算机组成原理课程设计,一个简单的单周期54条MIPSCPU,实现过程也是不断翻找网上的资料搞定的~
2020-01-03 11:32:41 21KB verilog code
1
华科组原课设,在logisim平台实现单周期CPU,5段流水线,理想流水线,插气泡和数据重定向处理各种冲突,包含老师给的各种测试案例和运行结果,以及各种故障处理。包括任务书和mips指令集
2020-01-03 11:24:32 1.22MB logisim 单周期CPU
1
组成原理实验课,包含十六条指令实现,完整的代码以及详细的实验报告,是本人实验课的作业
1
用Verilog语言设计的单周期CPU,资源里包含了源代码及单周期CPU结构图,与大家分享下。
2019-12-21 21:55:36 7.1MB MIPS
1
实验内容(ISA2新增3条指令) • 用硬件描述语言(Verilog)设计MIPS CPU,支持如下指令集 • ISA1 = {ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/ SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH U/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR} 42条 • ISA2 = {add, sub, addu, subu, addi, ori, lui, and, andi, or, nor,slt, sltu, sll, srl, sllv, srlv, lw, sw, beq, bne, j, jal, jr} 24条 • 用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿 文件包含源代码以及实验报告。
2019-12-21 21:44:51 269KB 单周期CPU MIPS Verilog 42条指令
1