高斯噪声matlab代码高斯噪声发生器(GNG)Verilog IP内核 介绍 高斯噪声发生器内核产生标准正态分布的高斯噪声,可用于将BER测量到极低的BER电平(〜$ 10 ^ {-15} $)。 内核使用64位组合Tausworthe生成器和逆正态累积分布函数的近似值,该函数获得的PDF是高斯的,最高为9.1 $ \ sigma $。 目录组织 doc *设计文件 sim *模拟文件modelsim * ModelSim模拟目录 c * C代码 matlab * MATLAB代码和C MEX代码 rtl * RTL代码(Verilog) TB *测试基准代码(SystemVerilog) syn *综合目录ise * Xilinx ISE项目目录 作者 广西刘(guangxi.liu(at)opencores.org)
2021-11-30 14:49:08 673KB 系统开源
1
基于FPGA的暗通道平衡算法设计与实现.pdf
2021-11-30 11:45:02 702KB FPGA 硬件技术 硬件开发 参考文献
一个叫李的程序,输出李走的10步棋。一个杜甫程序,输出杜甫的10步棋,一个裁判程序裁定二者下棋。
2021-11-29 17:04:27 3KB C++
1
用最简单的代码,写了串口通信。通过CH340进行验证无误,可以直接接蓝牙进行通信。接收的数据通过OLED进行显示
2021-11-29 14:39:38 6.47MB 串口通信
1
同一噪声源模型产生的噪声和有色噪声的matlap程序。
2021-11-29 14:29:57 20KB 白噪声
1
利用python实现画风迁移(小零基础)-附件资源
2021-11-29 10:51:16 106B
1
KUKA基础操作(C2).pdf(适用人群:初级小
KUKA基础操作(C4).pdf(适用人群:初级小
石萌音happyending FLAC文件
2021-11-28 19:08:30 53.65MB 上白石萌音
1
武汉理工大学余家头校区大一上C语言程序设计实验代码(全)无报告(手写的) 编译器文件夹是完整代码,vs2017项目,应该可直接打开。 ,用的是SLR方法parser2.cpp是课程设计的语法分析和翻译成四元式用的是简单优先法实现最终结果很简陋(期末连着五门考试,事情太多,就只花了一天写),怀疑参考最后成绩为良 操作系统课程设计我的过渡为模拟设计段式存储管理的分配与回收(最坏适应算法)OperateSeg文件夹完整代码,同vs2017项目。先都写了(其实代码都差不多),还实现了紧缩和动态页式管理消除算法(LRU的近似算法,最近最少访问算法)最后成绩为优 数据库大实验(8周)我的过渡为小区停车位管理系统用的是javaWeb实现,实现的比较简单,前端用HTML + jsp实现,因为也是刚开始学javaWeb技术,这是我的第二个成品,,比较简陋,没有框架什么的所用数据库为mysql相关数据库文件在
2021-11-28 18:11:27 121.94MB 系统开源
1