Project1 VerilogHDL完成单周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1={MIPS-Lite,addi,addiu, slt,jal,jr}。
b)MIPS-Lite指令集:addu,subu,ori,lw,sw,beq,lui,j。
c)addi应支持溢出,溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成:PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组,也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM:容量为1KB(8bit×1024)。
c)DM:容量为1KB(8bit×1024),采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的;我们也不确保Figure1能够满足MIPS-Lite1。
b)鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。