SRAM读写测试实验程序： 该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

这是基于verilog做的ARINC429通信设计的软件部分，可以实现实时收发，最多可以传送32位数据。

边练边学—快速入门 Verilog vhdl.pdf 边练边学—快速入门 Verilog vhdl.pdf

完整的AES128代码，简单易懂，模块分类，不懂可以详细咨询作者

Zip file contains Verilog files (*.v) dct.v test_dct.v Vhdl file (*.vhd) dct.vhd The verilog synthesized using Synplicity (Synplify Pro) and placed and routed using Foundation 4.1.03i. The multiplier instantiation in the verilog files are used when targeting Virtex 2. For all other devices, the instantiations are commented out and the behavioral multiplier code is used. Test_dct contains the test bench which uses the input values as given in the reference "Image and Video Compression Standards" by V. Bhaskaran and K. Konstantinides. Dct-dct.v is the top level file that calls the lower level dct.v and idct.v files. The lower level vhdl files are dct.vhd and idct.vhd

FPGA的设计实例合集，包括Verilog和VHDL，另外还包括一些文档资料，主要是一些原理结构和编码风格之类的，很实用.

经典书籍

altera官方的SDRAM控制器源代码，具有很高的实用参考价值，同时可以学习规范的IP核设计。

X-HDL v4.21 +破解工具+破解教程； 可以实现Verilog与VHDL之间的转换； 包含破解工具以及使用方法

自己用verilog设计的一款电子表源代码，可以显示 年月日，小时，分钟，秒。并实现润年和平年的转换。 里面包含验证平台，绝对原创！！