HDB3解码Verilog程序源码，hdb3_decode.v，module hdb3_decode(rst_n,clk,hdb3_in,hdb3_dec,fifo_dec);
input rst_n,clk;
input [1:0] hdb3_in;
output hdb3_dec;
output [9:0] fifo_dec;
2020-01-03 11:19:38
425KB
1
用maxplusⅡ软件编写程序，将随机产生一串长度为50的2进制序列，按照HDB3码的编译规则进行编码和译码，并生成相应的电路图。
2019-12-21 20:58:58
2.01MB
1
本部分只有HDB3的编码部分，已经发给老师过了，解码部分由于简单&懒癌暂时还没写，待我长发及腰......
2019-12-21 20:55:01
1KB
1
针对数字基带传输系统中HDB3信号的特点，采用基于FPGA的Verilog HDL语言，实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块，最终能在FPGA实现。
2019-12-21 20:23:15
322KB
1