T/4传输延迟PLL包含QSG部分，PD模块，LF模块，FPG模块。QSG部分的搭建主要运用了延时模块，Park模块的搭建运用了Bus Creator和Fcn模块来实现Park运算

CD4046中文资料，绝对综合，实用！有详细的原理分析及其应用！

costas 载波跟踪环matlab代码，查表法产生本振信号，二阶环路滤波器，在存在多普勒频偏条件，实现载波信号的跟踪

一个用与电网不平衡的锁相环 是参考搭建的 能够适应基本的不平衡 复杂的情况效果不好

为避免传统设计中待测信号与参考信号之间的道间干扰,以及信号传输过程中引入的噪声,设计了一种基于LabVIEW开发平台的虚拟数字锁相放大器(DLIA :Digital Lock- In Amplifer)。通过引入自动频率跟踪模块,大大降低了待测信号与参考信号频率的失配程度。同时,在经典的正交相敏检波算法基础上,通过对输出信号进行优化处理,得到了良好的输出波形。实验结果显示,待测信号的信噪比RSNR可小于-20 dB,可检测的最小幅值达10μV,自动频率跟踪模块的锁频误差小于0.02%,信号幅值的测量误差小

锁相环问题的仿真，可以解决数字锁相环的仿真问题

锁相环、定时器与中断实验TMS320VC5509A数字锁相环PLL的配置方法

VHDL设计的数字锁相环，可供设计参考。

正弦信号发生器是一种常用的电子设备。文中设计了一个基于锁相环的正弦信号发生器。该设计主要由RC正弦波振荡器、整形电路、锁相环、匹配输出电路等组成。给出了具体的电路图以及详细的仿真结果。所设计的正弦信号发生器可以较好的满足各项性能要求。对锁相环的应用领域是一个有益的探索。

利用LabVIEW实现锁相放大器的功能，用于提取特定频率的有用信号的幅值，过滤噪声干扰，可以选择参考信号源为方波/正弦波