数字电子技术:第六章 时序逻辑电路 (3).ppt
2022-06-28 15:00:55 2.41MB 互联网
数字逻辑电路课程课件:第4章 常用组合逻辑功能器件.ppt
2022-06-28 15:00:41 2.82MB 互联网
实验目的 1.掌握 proteus 软件仿真调试的方法,并用之设计相关门电路; 2.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使 用方法; 3.掌握用 MSI 设计的组合逻辑电路的方法。
2022-06-26 18:37:53 3.36MB proteus
1
利用Proteus进行彩灯控制器的设计与仿真 设计要求 1. 彩灯控制电路要求控制8 个以上的彩灯。 2. 要求彩灯组成两种以上花形, 每种花形连续循环两次, 各种花形轮流交替。
1
其中按钮Clear实现清零功能(任意状态按下时分秒值清零并停止计时)、按钮Start/Stop实现开始和暂停功能(若当前状态为停止则按下继续进行计时,若当前状态为计时则按下暂停计时)。 数字显示为XX : XX : XX形式,时分秒各为2位数字。对每位数字使用4位二进制编码输出表示(hr_h[3:0],hr_l[3:0] : min_h[3:0],min_l[3:0] : sec_h[3:0],sec_l[3:0])。 顶层模块名为stop_watch,输入输出功能定义: 名称 方向 位宽 描述 clk I 1 系统时钟,10 MHz rst_n I 1 异步复位,低电平有效 clear I 1 清零按钮,上升沿有效 start_stop I 1 开始/暂停按钮,上升沿有效 hr_h O 4 时高位输出,取值0~9 hr_l O 4 时低位输出,取值0~9 min_h O 4 分高位输出,取值0~9 min_l O 4 分低位输出,取值0~9 sec_h O 4 秒高位输出,取值0~9 sec_l O 4 秒低位输出,取值0~9
2022-06-20 19:00:52 4KB verilog 跑表 时序逻辑
1
计算机系统:7.触发器和时序逻辑电路.ppt
2022-06-20 18:01:11 6.28MB 计算机系统
计算机系统:第20章 门电路和组合逻辑电路.ppt
2022-06-20 18:01:07 10.1MB 计算机系统
《数字电子技术基础》(第五版)教学课件:第6章 时序逻辑电路.ppt
2022-06-18 17:00:18 6.62MB 计算机 互联网 文档
《数字电子技术基础》(第五版)教学课件:第4章 组合逻辑电路.ppt
2022-06-18 17:00:17 5.4MB 计算机 互联网 文档
数字电路与逻辑设计课件:第二章 组合逻辑电路.ppt
2022-06-17 09:01:08 1.21MB 计算机 互联网 文档